ООО ЭФО
Поиск по складу
Программа поставок 2016
Сегодня
www.powel.ru
источники питания
www.korpusa.ru
конструктивы и корпуса РЭА
www.wless.ru
беспроводные технологии
www.mymcu.ru
микроконтроллеры
altera-plis.ru
микросхемы Altera
www.infiber.ru
волоконно-оптические
компоненты в
промышленности
www.efo-power.ru
силовая электроника
www.efo-electro.ru
электротехническая
продукция
www.efometry.ru
контрольно-измерительные приборы
www.golledge.ru
кварцевые резонаторы и генераторы Golledge
www.sound-power.ru
профессиональные усилители класса D
Поиск по сайту
Подписка на новости

Система менеджмента
качества сертифицирована на соответствие требованиям:
ISO 9001, ГОСТ Р ИСО 9001 и СРПП ВТ - подтверждено сертификатами соответствия в системах сертификации Русского Регистра, ГОСТ Р, международной сети IQNet, "Оборонсертифика" и "Военный Регистр".

ООО "ЭФО" в 2011г. получило Лицензию Федеральной службы по экологическому, технологическому и атомному надзору на изготовление оборудования для ядерных установок.


Rambler s Top100



ChipFind - поисковая система по электронным компонентам
EEN
webmaster
Санкт-Петербург: (812) 327-86-54  zav@efo.ru Москва: (495) 933-07-43  moscow@efo.ru Екатеринбург: (343) 278-71-36  ural@efo.ru Пермь: (342) 220-19-44  perm@efo.ru
Казань: (843) 518-79-20  kazan@efo.ru Ростов-на-Дону: (863) 220-36-79  rostov@efo.ru Н. Новгород: (831) 434-17-84  nnov@efo.ru Новосибирск: (383) 286-84-96  nsib@efo.ru
о нас склад библиотека статьи
 

Энергонезависимая память производства корпорации ATMEL

Роман Золотухо
Журнал "Электронные компоненты" N2-5 2000г.

         Корпорация Atmel, бесспорно, является сегодня одним из мировых лидеров на рынке устройств энергонезависимой памяти. Такое положение Atmel занимает благодаря тому, что производит широкий спектр устройств энергонезависимой памяти, отличающихся назначением, интерфейсом, организацией и архитектурой.

         Устройства энергонезависимой памяти можно разделить на два типа: энергонезависимая память программ (основное назначение - хранение исполняемого программного кода) и энергонезависимая память данных (основное назначение - хранение данных). Внутри каждого из типов, в свою очередь, можно выделить семейства, отличающиеся организацией, интерфейсом, технологией элементарной ячейки и т.п. Представим классификацию устройств энергонезависимой памяти Atmel в виде иерархической структуры:

         Микросхемы памяти Atmel выпускаются с напряжением питания 5,0 В (версия Standart - ATxxC/F ), 3,3 В (версия Low Voltage - ATxxLV) и 2,7 В (версия Battery Voltage - ATxxBV). Кроме того, в настоящее время Atmel предлагает устройства энергонезависимой памяти, ориентированные на применение в мобильных системах, напряжение питания которых составляет 1,8 В.

         Микросхемы энергонезависимой памяти Atmel выпускаются в различных температурных диапазонах : коммерческом (от 0 до +70 градусов Цельсия), индустриальном (от -40 до +85 градусов Цельсия), в автомобильном (от -40 до +125 градусов Цельсия) и в военном (от -55 до +125 градусов Цельсия). На сегодняшний день Atmel выпускает микросхемы памяти в традиционных типах корпусов : CBGA, PDIP, PLCC, SOIC, TSOP, TSSOP, а также в корпусах новых типов, например VSOP, LAP (Leadless Array Paсkage) и dBGA (Die Ball Greed Array) - самые миниатюрные из доступных в настоящее время.

         Широкий выбор устройств энергонезависимой памяти с различным напряжением питания и временем выборки а также наличие микросхем в различных типах корпусов позволяет разработчикам выбрать наиболее удобный вариант для использования в конечном приложении.

         В настоящей статье мы рассмотрим устройства энергонезависимой памяти программ, выпускаемые корпорацией Atmel. В следующем номере журнала будет опубликована статья, посвященная памяти данных.

         Для сокращения излагаемого материала будем рассматривать микросхемы со стандартным напряжением питания 5 В (кроме случаев, когда микросхемы существуют только в версиях Low Voltage или Battery Voltage).

Энергонезависимая память программ.

EPROM

         Корпорация Atmel производит широкий спектр однократно программируемых (OTP) микросхем EPROM, что позволяет ей занимать одно из лидирующих мест на этом сегменте рынка энергонезависимой памяти. Микросхемы OTP EPROM семейства AT27 имеют логическую емкость от 256 килобит до 8 мегабит, разрядность 8 и 16 бит и время выборки от 45 до 150 нс.

         Для программирования ПЗУ семейства AT27 реализован быстрый алгоритм программирования (Rapid Programming Algoritm). Время записи данных по одному адресу составляет 100 мкс (для некоторых версий кристаллов 50 мкс). Особенностью алгоритма Rapid Programming является разделение цикла программирования на три этапа : запись всего массива ПЗУ (при включенном напряжении программирования Vpp) без верификации, верификация записанных данных последовательно по всем адресам с попыткой восстановления данных в случае несовпадения (при включенном Vpp) и верификация всего массива ПЗУ при выключенном Vpp. ПЗУ считается запрограммированным корректно только в том случае, если успешными оказываются оба этапа верификации.

         Микросхемы семейства AT27 имеют внутренний идентификационный код, который используется промышленными программаторами для определения типа кристалла, алгоритма программирования и значения программирующего напряжения.

         AT27C256/512/010/020/040/080

         Высокопроизводительные микросхемы с низким энергопотреблением и организацией 32К х 8/ 64K x 8 /128K x 8 / 256K x 8 / 512K x 8 / 1M x 8 соответственно. Время выборки варьируется от 45 нс до 150 нс. Применение микросхем ПЗУ с малым временем выборки позволяет более полно использовать скоростные возможности микропроцессоров за счет исключения дополнительных циклов ожидания. Эти микросхемы выпускаются в корпусах PLCC, PDIP, SOIC, TSOP и VSOP, в коммерческом, индустриальном и автомобильном температурных диапазонах.

         AT27C520

         Особенностью этой микросхемы является наличие внутреннего регистра-защелки для фиксации младшего байта адреса по сигналу ALE (Address Latch Enable). Эта особенность позволяет, во-первых, сократить количество выводов микросхемы и, во-вторых, делает ее очень удобной для применений в качестве памяти программ в системах с мультиплексированной шиной адресов/данных, например в устройствах на основе микроконтроллеров семейства MCS-51. Применение AT27C520 позволяет сократить размеры печатной платы, упростить и удешевить выпускаемые устройства.

         AT27C520 организована как 64К х 8. Выпускается в корпусах типа SOIC и TSSOP в коммерческом и индустриальном температурных диапазонах с временем выборки 70 нс и 90 нс.

         AT27C516/1024/2048/4096

         Эти микросхемы ориентированы на применение в 16- или 32-разрядных микропроцессорных системах, что определяется их организацией : 32К х 16 / 64K x 16 / 128K x 16 / 256K x 16 соответственно. Время выборки варьируется от 45 нс до 150 нс. Выпускаются в корпусах PLCC, PDIP и VSOP, в коммерческом и индустриальном температурных диапазонах.

         AT27LV1026

         Архитектура этой микросхемы оптимизирована для применения в высокопроизводительных 16- и 32-разрядных микропроцессорных системах с конвейеризированной шиной данных. Организация AT27LV1026 в виде двух банков ПЗУ по 32К х 16 позволяет реализовать принцип расслоения памяти. Принцип расслоения заключается в том, что данные поочередно выбираются из двух различных банков, причем одновременно с выборкой данных из одного банка памяти производится предвыборка данных по следующему адресу из другого банка. Такая организация памяти позволяет существенно сократить общее время выборки и тем самым исключить дополнительные циклы ожидания микропроцессора.

         AT27LV1026 может работать как в асинхронном режиме (подобно обычному ПЗУ), так и в синхронном пакетном режиме (Burst mode). В пакетном режиме адрес защелкивается во внутренних счетчиках банков памяти, и по каждому стробу чтения вместе с выдачей данных по текущему адресу происходит инкремент внутренних счетчиков адреса. Пакетный режим не имеет ограничений в адресном пространстве ПЗУ, при достижении последнего адреса счетчики обнуляются и выборка продолжается с нулевого адреса.

         AT27C1026 выпускаются в корпусах PLCC и VSOP, в коммерческом и индустриальном температурных диапазонах, с временем выборки 35, 45 и 55 нс.

         AT27C400/800

         Особенностью этих микросхем является возможность изменения организации. . Если на вход BYTE подано напряжение низкого логического уровня, ПЗУ АТ27С400/800 организовано как 512К х 8 / 1M х 8 . Высокий уровень на входе BYTE изменяет организацию на 256К х 16 для АТ27С400 и 512К х 16 для АТ27С800. Если микросхема сконфигурирована как 16-разрядная, разработчику предоставляется возможность осуществлять раздельный доступ как к младшему, так и к старшему байту 16-разрядного слова. При программировании эти микросхемы рассматриваются как 16-разрядные устройства.

         АТ27С400/800 выпускаются в корпусах PDIP, SOIC, PLCC и TSOP, в коммерческом и индустриальном температурных диапазонах, с временем выборки от 90, 100, 120 и 150 нс.

         В семействе AT27 корпорация Atmel анонсировала новое устройство - АТ27RW1024 логической емкостью 1 мегабит с организацией 64 килослова по 16 бит и с возможностью многократной перезаписи.

         OTP EPROM семейства AT27 широко используются в качестве памяти программ во многих встраиваемых приложениях, таких как системы сотовой и беспроводной связи, игровые приставки, принтеры, модемы, графические видеокарты и системы промышленной автоматики.

Flash Memory

         Корпорация Atmel предлагает широкий выбор микросхем Flash ПЗУ для построения различных современных устройств. Микросхемы Flash ПЗУ Atmel программируются без использования дополнительного напряжения программирования. Это позволяет перепрограммировать их непосредственно в системе а также снижает сложность и стоимость конечного приложения.

         Микросхемы первого поколения - семейство Flash ПЗУ AT29 - были разработаны для задач, требующих изменений небольшой части кода в массиве памяти в процессе работы. Этим определялась главная особенность семейства - секторная организация с небольшими размерами секторов. Такая организация очень удобна для хранения в одном ПЗУ как программного кода, так и небольших блоков данных. Семейство Flash ПЗУ AT29 включает кристаллы с логической емкостью от 256 килобит до 4 мегабит. Микросхемы семейства AT29 поддерживают не менее 10000 циклов перезаписи.

         Программирование микросхемы семейства АТ29 основано на принципе секторной записи. Данные сначала заносятся во внутренний буфер, размер которого равен размеру сектора, а затем инициируется цикл записи. Следует помнить, что при необходимости изменения нескольких байтов в пределах одного сектора требуется перезаписать весь сектор целиком. При записи данных из буфера не нужно предварительно стирать сектор, так как цикл стирания автоматически запускается перед началом цикла записи.

         Время записи одного сектора составляет 10 мс. Завершение цикла записи может быть определено при опросе старшего бита данных - процедура DATA Polling. Пока цикл записи не завершен, этот бит содержит инверсное значение сответствующего разряда последнего записанного в буфер байта или слова. В дополнение к процедуре DATA Polling может быть использован другой метод определения окончания цикла записи - опрос шестого разряда данных (Toggle Bit). Пока цикл записи не завершен, при каждом последующем чтении в этом разряде наблюдается переключение логического уровня на обратное. Сигналом о завершении цикла записи служит прекращение инвертирования шестого бита при чтении.

         Для предотвращения несанкционированной модификации данных микросхемы семейства АТ29 снабжены специальным механизмом аппаратной защиты. Процесс записи аппаратно блокируется в течение 5 мс после включения питания а также при значениях напряжения питания ниже 3,8 В (1,8 В для кристаллов Battery Voltage или 2,0 В для кристаллов Low Voltage). В дополнение к аппаратной защите данных от несанкционированной модификации эти микросхемы имеют режим программной защиты данных SDP (Software Data Protection). SDP разрешается при записи соответствующей трехбайтовой последовательности во внутренний регистр команд Flash ПЗУ. В этом режиме для разрешения перепрограммирования сектора процедура заполнения внутреннего буфера данными должна предваряться записью командной трехбайтовой последовательности. Режим SDP может быть отменен только записью в командный регистр специальной шестибайтовой последовательности. Flash ПЗУ семейства AT29 поставляются с отключенным режимом SDP.

         Содержимое всего массива Flash ПЗУ может быть стерто при записи во внутренний командный регистр шестибайтовой последовательности Сhip Erase.

         AT29C256/512

         Flash ПЗУ, организованное как 32К х 8 (512 секторов по 64 байта) / 64К х 8 (512 секторов по 128 байт). Выпускаются в корпусах типа DIP, PLCC и TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 70 до 200 нс.

         AT29C1024 Микросхема с логичкской емкостью 1 мегабит и организацей 64К х 16 (512 секторов по 128 слов). Выпускаются в корпусах типа PLCC и TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 70 до 250 нс.

         AT29C010/020/040

         Организация - 1М х 8 (1024 сектора по 128 байт) / 2М х 8 (1024 сектора по 256 байт) / 4М х 8 (2048 секторов по 256 байт). Особенностью этих микросхем является наличие двух загрузочных блоков, один из которых расположен по младшим адресам, другой - по старшим. Размер загрузочных блоков для АТ29С010/020 cоставляет 8 килобайт, для АТ29С040 - 16 килобайт. Разработчик имеет возможность заблокировать возможность модификации данных для любого из этих блоков. Защита устанавливается путем записи специальной семибайтовой последовательности во внутренний командный регистр. Если защита от модификации установлена для обоих загрузочных блоков кристалла, процедура Chip Erase запрещена.

         Возможность размещения защищенного от модификации загрузочного блока как в начале, так и в конце адресного пространства ПЗУ позволяет использовать эти микросхемы в качестве памяти программ для процессоров, стартующих с младших адресов (например ARM или AT91), и для процессоров, стартующих со старших адресов (например MCS-86).

         В процессе работы ПЗУ существует возможность определить, заблокирована ли возможность модификации загрузочного сектора. Для определения состояния блокировки надо активизировать режим идентификации путем записи в командный регистр соответствующей байтовой последовательности. В этом режиме байт, расположенный в загрузочном блоке со смещением 02h от начала соответствующего сектора содержит информацию о том, установлена ли блокировка или нет. Если младший бит этого байта равен нулю, то блокировка отсутствует, и загрузочный сектор может быть стерт и перезаписан. Если же этот бит равен единице, модификация загрузочного сектора заблокирована. Для выхода из режима программной идентификации и возврата к нормальной работе надо произвести запись трехбайтовой команды выхода из режима программной идентификации во внутренний командный регистр.

         АТ29С010/020 выпускаются в корпусах типа DIP, PLCC и TSOP, AT29C040 - в корпусах типа DIP и TSOP. Микросхемы выпускаются в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 70 до 250 нс.

         В настоящее время Atmel планирует постепенное прекращение выпуска Flash ПЗУ семейства AT29 и замену их более совершенным семейством AT49.

         Семейство Flash ПЗУ AT49 производится по усовершенствованной КМОП-технологии. Реализация новой технологии позволила добиться уменьшения времен выборки и стирания, а также сокращения энергопотребления. ПЗУ AT49 поддерживают не менее 10000 циклов перезаписи.

         Семейство AT49 можно разделить на три группы : Flash ПЗУ с загрузочным блоком (Boot Flash), Flash ПЗУ с блоками параметров (Parametric Flash) и Flash ПЗУ с возможностью чтения во время записи (Concurrent Flash). Boot Flash удобно использовать для хранения программного кода и изменения его в процессе работы. Микросхемы Parametric Flash были разработаны для реализации BIOS, где в одном кристалле ПЗУ необходимо хранить значительные объемы программного кода и системных данных. Семейство Concurrent Flash является самым молодым среди ПЗУ AT49. Это семейство обязано своим появлением новым требованиям, предявляемым к ПЗУ современными системами цифровой обработки сигналов. Функция Concurrent Flash (чтение во время записи) основана на реализации в микросхеме двухбанковой архитектуры, которая позволяет производить чтение из одного банка в то время, когда выполняется операция стирания или записи в другом банке. В дополнение к этому поддерживается режим приостановки/возобновления операции стирания, который позволяет производить чтение из одного из секторов банка в то же самое время, когда другой сектор одноименного банка стирается.

         AT49F/HF512/010/020/040(T)/080(T)

         Микросхемы Boot Flash ПЗУ с организацией 64К х 8 / 128К х 8 / 256К х 8 / 512К х 8 / 1М х 8. Здесь реализована бессекторная архитектура. ПЗУ представляет собой линейный массив адресов с возможностью выделения в нем загрузочного блока. AT49F512/010/020 содержат загрузочный блок размером 8 килобайт, расположенный в младших адресах. Загрузочный блок АТ49F040/080 имеет размер 16 килобайт и расположен в младших адресах. У AT49F040T/080T 16-килобайтный загрузочный блок расположен в старших адресах.

         Все операции ( стирание данных, запись байта, установка защиты загрузочного блока от модификации, включение/выключение режима идентификации ) инициируются записью в командный регистр соответствующей байтовой последовательности. В процессе работы ПЗУ существует возможность определить, заблокирована ли возможность модификации загрузочного сектора. Для определения состояния блокировки надо активизировать режим идентификации путем записи в командный регистр соответствующей байтовой последовательности. В этом режиме байт, расположенный в загрузочном блоке со смещением 02h от начала соответствующего сектора содержит информацию о том, установлена ли блокировка или нет. Если младший бит этого байта равен нулю, то блокировка отсутствует, и загрузочный сектор может быть стерт и перезаписан. Если же этот бит равен единице, модификация загрузочного сектора заблокирована. Для выхода из режима программной идентификации и возврата к нормальной работе надо произвести запись трехбайтовой команды выхода из режима программной идентификации во внутренний командный регистр.

         Процедура программирования основана на байтовой записи. Время записи байта составляет 30 мкс. Завершение цикла записи байта может быть определено процедурами DATA Polling или Toggle Bit. Для защиты данных от несанкционированной модификации микросхемы семейства АТ49 снабжены механизмом аппаратной защиты, аналогичным реализованному в семействе AT29.

         Микросхемы выпускаются в корпусах PDIP, TSOP, VSOP и PLCC, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 70 до 90 нс для микросхем AT49F и от 45 до 90 нс для микросхем AT49HF.

         AT49F516/1024/1025

         Эти устройства отличаются от рассмотренных выше только разрядностью данных. Они организованы как 32К х 16 / 64К х 16 / 64К х 16. Загрузочный блок размером 8 килослов расположен в младших адресах. AT49F1024 и AT49F1025 различаются друг от друга только расположением выводов. AT49F1024 повыводно совместима с микросхемой EPROM AT27C1024, а АТ49F1025 - c Flash ПЗУ AT29C1024.

         Микросхемы выпускаются в корпусах VSOP и PLCC, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 45 до 90 нс.

         В настоящее время Atmel планирует прекратить выпуск Boot Flash ПЗУ (кроме быстродействующих версий AT49HF) и заменить их более универсальными Parametric Flash ПЗУ.

         AT49F/BV001(N)(T)/002(N)(T)/004(T)/4096A(T)/008A(T)/8192A(T)

         Главным отличием устройств Parametric Flash является их секторная организация. Каждая из этих микросхем содержит загрузочный сектор, два сектора параметров и один или два основных сектора. Индекс "Т" в наименовании микросхемы означает, что загрузочный сектор расположен в старших адресах (Top Boot), а основные сектора - в младших адресах. Блоки параметров занимают в адресном пространстве промежуток между загрузочным и основным секторами. У микросхем без индекса "Т" загрузочный сектор расположен в младших адресах (Bottom Boot), за ним расположены секторы параметров, а все остальное адресное пространство занимают основные блоки (или блок). Индекс "N" в наименовании микросхемы означает, что у нее отсутствует вход RESET.

         Для защиты данных от несанкционированной модификации микросхемы семейства АТ49 снабжены механизмом аппаратной защиты, аналогичным реализованному в семействе AT29.

         Запись данных в любой из секторов должна предваряться процедурой стирания всего сектора. Время стирания сектора составляет 10 секунд. Запись данных в каждом из секторов осуществляется побайтно. Время записи одного байта составляет для разных микросхем от 10 до 50 мкс. Завершение цикла записи байта или стирания сектора может быть определено процедурами DATA Polling или Toggle Bit. У микросхем AT49F004/4096A/008A/8192A имеется выход сигнала готовности READY/BUSY. Пока цикл стирания или записи не окончен на этом выходе удерживается низкий логический уровень. Поскольку выходной буфер сигнала READY/BUSY выполнен по схеме с открытым коллектором, можно объединять выходы готовности нескольких ПЗУ по схеме монтажного ИЛИ.

         При включении напряжения питания ПЗУ входит в режим чтения данных или в режим ожидания в зависимости от состояния управляющих входов CE и OE. Режим может быть изменен записью командной последовательности байтов во внутренний командный регистр Flash ПЗУ. Процедура записи командной последовательности в регистр аналогична записи данных в статическое ОЗУ. Рассматриваемые Flash ПЗУ поддерживают следующие операции : стирание данных во всех секторах, стирание данных в выбранном секторе, запись данных, установка защиты загрузочного сектора от модификации, включение и выключение режима идентификации.

         При подаче на вход RESET сигнала низкого логического уровня любая из выполняемых в это время операций останавливается и микросхема переводится в высокоимпедансное состояние. После возвращения сигнала RESET в неактивное состояние устанавливается режим чтения данных или режим ожидания в зависимости от состояния управляющих входов CE и OE. Если RESET был активирован во время выполнения операций стирания или записи, то эта операция остается незавершенной и должна быть повторена после возврата сигнала RESET в неактивное состояние. В процессе работы ПЗУ можно определить, заблокирована ли возможность модификации загрузочного сектора. Проверка состояния блокировки осуществляется тем же способом, что и для микросхем семейства Boot Flash.

         Для всех рассматриваемых ПЗУ (кроме микросхем с индексом "N") При заблокированной возможности изменения данных в загрузочном секторе они могут быть стерты и перезаписяны обычными процедурами стирания (всего массива ПЗУ или только загрузочного сектора) и записи при подаче не вход RESET напряжения 12 В (эта возможность не поддерживается микросхемами с индексом "N", поскольку у них отсутствует вход RESET). После возврата значения напряжения на входе RESET к уровню логической единицы вновь будет активирована блокировка модификации данных в загрузочном секторе.

         AT49F001(N)(T)/002(N)(T) организованы как 128К х 8 (загрузочный сектор 16К, два сектора параметров по 8К и два основных сектора - 32К и 64К) / 256К х 8 (загрузочный сектор 16К, два сектора параметров по 8 К и два основных сектора - 96К и 128К). Выпускаются в корпусах DIP, PLCC, TSOP и VSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 55 до 120 нс.

         AT49F004(T)/BV008A(T) имеют организацию 512К х 8 (загрузочный сектор 16К, два сектора параметров по 8К и основной сектор 480К) / 1М х 8 (загрузочный сектор 16К, два сектора параметров по 8К и основной сектор 992К). Выпускаются в корпусах TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 55 до 200 нс.

         Особенностью микросхемы AT49F4096A(T) является возможность управления ее разрядностью. Если на вход BYTE подано напряжение низкого логического уровня, AT49F4096A организована как 512К х 8, и по функционированию полностью идентична AT49F004. При подаче на вход BYTE напряжения высокого логического уровня организация изменяется на 256К х 16 (загрузочный сектор 8 килослов, два сектора параметров по 4 килослова и основной сектор 240 килослов). Выпускаются в корпусах TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 55 до 90 нс.

         AT49BV8192A(T) по своей архитектуре аналогична AT49F4096A(T) и отличается от нее только логической емкостью и размерами секторов. Когда микросхема AT49BV8192А(Т) сконфигурирована как восьмиразрядное устройство, по организации и функционированию она полностью идентична AT49F008A(T). При работе в качестве 16-разрядного ПЗУ AT49BV8192A(T) организована как 512К х 16 (загрузочный сектор 8 килослов, два сектора параметров по 4 килослова основной сектор - 496 килослов). AT49BV8192A(T) выпускаются в корпусах TSOP и CBGA, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 120 до 200 нс.

         AT49F400/800

         Главная особенность этих микросхем заключается в том, что блокировка модификации данных может быть установлена индивидуально для каждого из секторов. Во всем остальном AT49F400/800 повторяют AT49F004/008A.

         AT49F2048

         Микросхема с организацией 128К х 16. Адресное пространство разделено на несколько секторов : расположенный в младших адресах загрузочный сектор размером 8 килослов, два сектора параметров размером по 8 килослов и основной сектор размером 140 килослов. AT49F2048 выпускается в корпусах типа SOIC и TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 70 до 120 нс.

         AT49BV8004(Т)/8011(Т)

         Concurrent Flash логической емкостью 8 мегабит. Сигналом на входе BYTE можно установить организацию 1M x 8 либо 512К х 16. АТ49BV8004 содержит 14 секторов по 32 килослова (64 килобайта), 2 сектора по 16 килослов (32 килобайта ) и 8 секторов по 4 килослова (8 килобайт). АТ49BV8011 содержит 14 секторов по 32 килослова (64 килобайта), 2 сектора по 16 килослов (32 килобайта ), 2 сектора по 8 килослов (16 килобайт ) и 4 сектора по 4 килослова (8 килобайт). Каждый сектор может быть индивидуально защищен от модификации данных. Сектора в AT49BV8004 распределены по банкам памяти следующим образом : банк А содержит 8 секторов по 4 килослова, 2 сектора по 16 килослов и 6 секторов по 32 килослова; банк В содержит 8 секторов по 32 килослова. В AT49BV8011 сектора распределены так : банк А содержит 4 сектора по 4 килослова, 2 сектора по 8 килослов и 2 сектора по 16 килослов; банк В содержит 14 секторов по 32 килослова.

         Микросхемы с индексом "Т", в которых загрузочный блок расположен в старших адресах, отличаются от микросхем с загрузочным блоком в младших адресах только порядком расположения секторов в банке А.

         Операции стирания всего массива данных, стирания отдельного сектора и одиночной записи данных аналогичны реализованным в семействе Parametric Flash. Новыми операциями, обусловленными особенностями архитектуры Concurrent Flash, являются приостановка и возобновление стирания сектора, а также режим последовательной записи данных. В этом режиме нет необходимости записывать в командный регистр трехбайтовую последовательность для активизации процедуры записи. Данные записываются в Concurrent Flash так же, как и в статическое ОЗУ. Операции приостановки/возобновления в режиме последовательной записи данных запрещены. Выход из режима последовательной записи возможен при активизации входа RESET импульсом длительностью не менее 50 нс, а также при выключении питания.

         AT49BV8004(Т)/8011(Т) выпускаются в корпусах типа TSOP и CBGA, в коммерческом и индустриальном температурных диапазонах, с временем выборки 70 нс и 90 нс.

         AT49BV1604(Т)/1614(Т)

         Concurrent Flash логической емкостью 16 мегабит. AT49BV1604(T) организовано как 1М х 16. Для AT49BV1614(T) логическим уровнем на входе BYTE можно установить организацию 2M x 8 (BYTE='0') либо 1М х 16 (BYTE='1'), причем при такой организации возможен доступ к байтам, расположенным по нечетным адресам. АТ49BV1604/1614 содержит 30 секторов по 32 килослова (64 килобайта), 8 секторов по 4 килослова (8 килобайт ) и 2 сектора по 16 килослов (32 килобайта). Каждый сектор может быть индивидуально защищен от модификации данных. Сектора распределены по банкам памяти следующим образом : банк А содержит 8 секторов по 4 килослова, 2 сектора по 16 килослов и 6 секторов по 32 килослова; банк В содержит 24 сектора по 32 килослова. Микросхемы с индексом "Т", в которых загрузочный блок расположен в старших адресах, отличаются от микросхем с загрузочным блоком в младших адресах только порядком следования секторов в банке А.

         AT49BV1604(Т) выпускаются в корпусах типа TSOP и mBGA, AT49F1614(T) - в корпусах TSOP и СBGA. Микросхемы выпускаются в коммерческом и индустриальном температурных диапазонах, с временами выборки 70 нс и 90 нс.

         AT49BN/BP1604(T)

         Микросхемы AT49BN1604 и AT49BP1604 позволяют производить синхронное чтение данных в пакетном режиме (Burst mode) с частотой до 40 МГц при напряжении питания 2.7 В. AT49BN1604 поддерживает стандартный шинный интерфейс. АТ49ВР1604 имеет мультиплексированную шину адреса и данных. Микросхемы выпускаются в корпусах типа BGA.

         AT49BN1604 и АТ49ВР1604 имеют 40 секторов: тридцать секторов по 32 килослова (по 64 килобайта), восемь секторов по 4 килослова (по 8 килобайт) и два сектора по 16 килослов (по 32 килобайта). Распределение секторов по банкам памяти аналогично AT49BV1604/1614.

         Применение новых высокоскоростных микросхем Concurrent Flash - памяти позволит разработчикам повысить производительность проектируемых конечных устройств без увеличения их стоимости. Пользователю предоставляется возможность доступа к памяти как в асинхронном режиме (стандартный режим Flash-ПЗУ), так и в синхронном пакетном режиме. Чтение в пакетном режиме может применяться для быстрого заполнения кэш-памяти или для высокоскоростного исполнения линейного кода.

         Микросхемы с индексом "Т", в которых загрузочный блок расположен в старших адресах, отличаются от микросхем с загрузочным блоком в младших адресах только порядком следования секторов в банке А.

         При работе в асинхронном режиме время выборки составляет 100 нс. , а при работе в пакетном режиме время - 25 нс.

         AT49BV3208(T)

         Concurrent Flash логической емкостью 32 мегабита с организацией 2М х 16. АТ49BV3208 содержит 62 сектора по 32 килослова (64 килобайта), 8 секторов по 4 килослова (8 килобайт ) и 2 сектора по 16 килослов (32 килобайта). Каждый сектор может быть индивидуально защищен от модификации данных. Сектора распределены по банкам памяти следующим образом : банк А содержит 8 секторов по 4 килослова, 2 сектора по 16 килослов и 14 секторов по 32 килослова; банк В содержит 48 секторов по 32 килослова. Микросхемы с индексом "Т", в которых загрузочный блок расположен в старших адресах, отличаются от микросхем с загрузочным блоком в младших адресах только порядком следования секторов в банке А.

         AT49BV3208(Т) выпускаются в корпусах типа TSOP и mBGA, в коммерческом и индустриальном температурных диапазонах, с временем выборки 70 нс и 90 нс.

         Применение микросхем с возможностью независимого чтения и записи (в основе которых лежит архитектура ConcurrentFlash) позволяет снизить общую стоимость конечного изделия за счет отсутствия необходимости дополнительных устройств памяти (таких как, например, EEPROM для хранения системных параметров, и т.п.). Микросхемы Concurrent Flash ориентированы на применение в системах сотовой телефонии, цифровом телевидении и сетевых приложениях.


Энергонезависимая память данных.

EEPROM c параллельным интерфейсом.

         С 1991 года корпорация Atmel является мировым лидером в производстве репрограммируемой в системе энергонезависимой памяти с параллельным интерфейсом. Процедуры записи и считывания данных для устройств Parallel EEPROM аналогичны процедурам записи и считыванию информации для статического ОЗУ. Поскольку при включении/выключении питания или сбое в системе возможны ложные сигналы на линиях разрешения записи, микросхемы Parallel EEPROM снабжены специальным механизмом аппаратной защиты от несанкционированной модификации данных. Процедура записи аппаратно блокируется в течении 5 миллисекунд после включения питания, а также при значениях напряжения питания ниже 3,8 В (1,8 В для кристаллов Battery Voltage или 2 В для кристаллов Low Voltage).

         Семейство Parallel EEPROM AT28 включает в себя кристаллы с логической емкостью от 16 килобит до 4 мегабит. Следует отметить, что Parallel EEPROM несколько дороже, чем Flash ПЗУ той же емкости. Тем не менее в силу своих особенностей Parallel EEPROM имеет свою рыночную нишу. Микросхемы семейства AT28 широко используются в системах телекоммуникаций и бортовой электроники (в том числе и для аэрокосмических приложений).

         Лидирующие позиции Корпорации Atmel в производстве параллельной энергонезависимой памяти данных подтверждаются также и тем, что Atmel является на сегодняшний день единственным производителем, предлагающим четырехмегабитное одноеристальное устройство EEPROM - AT28C040 - как для коммерческих, так и для аэрокосмических приложений.

         AT28C16/16-T/17

         Организация 2К х 8. Гарантированный срок сохранности данных 10 лет. Микросхемы поддерживают 10000 циклов перезаписи (для микросхем с индексом Е 100000 циклов перезаписи). Время записи байта составляет 1 мс (для АТ28С16E и AT28C17E 200 мкс). Завершение цикла записи байта может быть определено при использовании процедуры опроса старшего бита записываемого байта - DATA Polling. Пока цикл записи не завершен, этот бит содержит инверсное значение. АТ28С16-Т и АТ28С17 для определения окончания записи имеют также выход READY/BUSY. Пока цикл записи не завершен, на этом выходе удерживается напряжение низкого логического уровня.

         Содержимое всего массива EEPROM может быть стерто подачей импульса на вход /WE при поданном на вход /OE напряжении 12 В.

         AT28C16 и AT28C17 выпускаются в корпусах PDIP, SOIC и PLCC. AT28C16-T выпускается в корпусе TSOP. Все микросхемы выпускаются в коммерческом и индустриальном температурных диапазонах.

         AT28C64(X)

         Организация 8К х 8. В остальном эта микросхема аналогична AT28C17. Выпускается в корпусах PDIP, SOIC, PLCC и TSOP, в коммерческом и индустриальном температурных диапазонах. Время выборки варьируется от 120 до 250 нс.

         AT28C/HC64B/256/010/040

         Организация 2К х 8 / 32К х 8 / 1М х 8/ 4М х 8. Гарантированный срок сохранности данных 10 лет. Микросхемы поддерживают 10000 циклов перезаписи (для микросхем с индексом Е 100000 циклов перезаписи).

         Эти микросхемы поддерживают как побайтную, так и страничную запись. Размер страницы для микросхем AT28C64B и АТ28С256 составляет 64 байта, для АТ28С010 128 байт и для AT 28C040 256 байт. При страничной записи данные сначала заносятся во внутрениий буфер, причем временной промежуток между стробами записи не должен превышать 150 мкс. Затем инициируется цикл записи для всей страницы. Важная особенность страничной записи Parallel EEPROM cостоит в том, что при изменении нескольких байтов в пределах страницы нет необходимости перезаписывать всю страницу. Производится перезапись только тех данных, которые были изменены.

         Время записи составляет 10 мс. Завершение цикла записи байта может быть определено при использовании процедуры DATA Polling. В дополнениие к этой процедуре может быть использован другой метод определения окончания цикла записи - опрос бита 6 записываемого байта (Toggle Bit). Пока цикл записи не завершен, при каждом последующем чтении в этом разряде наблюдается переключение логического уровня на обратное. Сигналом о завершении цикла записи служит прекращение инверсии бита 6 при чтении.

         В дополнение к аппаратной защите данных от несанкционированной записи эти микросхемы имеютсчитыванию режим программной защиты данных (Software Data Protection). Этот режим включается записью специальной трехбайтовой последовательности по определенным адресам. В режиме SDP каждая запись занных должна начинаться с этой трехбайтовой последовательности разрешения записи. Режим SDP может быть отменет только записью специальной шестибайтовой последовательности. Микросхемы Parallel EEPROM поставляются с отключенным режимом SDP.

         Содержимое всего массива EEPROM может быть стерто подачей импульса на вход /WE при поданном на вход /OE напряжении 12 В.

         AT28C64B выпускаются в корпусах PDIP, SOIC, PLCC и TSOP, в коммерческом и индустрильном температурных диапазонах, с временем выборки 150, 200 и 250 нс. Микросхемы AT28HC64B выпускаются с временем выборки 55, 70, 90 и 120 нс.

         AT28C256 выпускаются в корпусах DIP, SOIC, PLCC, TSOP и PGA, в коммерческом, индустриальном и военном температурных диапазонах, с временем выборки 150, 200 и 250 нс. Микросхемы АТ28НС256 выпускаются с временем выборки 70, 90 и 120 нс.

         AT28C010 выпускаются в корпусах PDIP, PLCC, TSOP и PGA, в коммерческом, индустриальном и военном температурных диапазонах, с временем выборки 120, 150, 200 и 250 нс.

         AT28C040 выпускаются в керамических корпусах типа FLATPACK и LCC, с временем выборки 200 и 250 нс.

Конфигурационные ПЗУ

         Обзор устройств энергонезависимой памяти Atmel был бы не полным, если бы мы не рассмотрели еще один класс устройств хранения данных - ПЗУ для конфигурации кристаллов FPGA.

         Конфигурационные ПЗУ семейства AT17 могут использоваться совместно с кристаллами FPGA, основанными на технологии статического ОЗУ, производства различных фирм - как с FPGA Atmel семейств АТ6К и АТ40К, так и с FPGA производства Xilinx, Altera, Vantis, Lucent и других.

         Семейство АТ17 включает конфигураторы логической емкостью от 65 килобит до 2 мегабит. Все микросхемы семейства АТ17 (за исключением АТ17С65) могут каскадироваться для достижения большего объема конфигурационного ПЗУ.

         Необходимо отметить две важных особенности семейства АТ17. Первой особенностью является то, что пользователь может запрограммировать активный уровень сигнала сброса/разрешения выхода RESET/ОЕ (высокий/низкий или низкий/высокий), что позволяет использовать АТ17 с различными семействами FPGA без применения дополнительных внешних элементов (например FPGA Atmel семейства AT6K имеют высокий активный уровень RESET, а АТ40К - низкий, но конфигураторы семейства AT17 можно использовать и в том и в другом случае без дополнительного инвертора). Второй важной особенностью является возможность репрограммирования конфигураторов AT17 в системе с использованием последовательного двухпроводного интерфейса I2C. Причем по одной шине I2C можно программировать два конфигуратора. Для этого необходимо соединить выход CEO/A2 одного из конфигураторов через резистор 4,7 кОм с общим проводом, а одноименный выход другого конфигуратора (через такой же резистор) с проводом питания. При программировании режим записи будет активизироваться только для того из конфигураторов, состояние выхода CEO/A2 которого будет совпадать со значением бита A2 в байте адреса устройства на шине.

         В нынешнем году Корпорация Atmel анонсировала новое семейство конфигурационных ПЗУ AT18, отличительной особенностью которого является неличие JTAG - интерфейса для внутрисхемного программирования.

         AT17C65/128/256

         Конфигурационные ПЗУ с организацией 65536 х 1/131072 х 1/262144 х 1 соответственно. Эти конфигураторы поддерживают режим Slave CLK (FPGA Master CLK), при котором тактовый сигнал конфигурации СLK генерируется кристаллом FPGA.

         Гибкость интерфейса позволяет реализовать различные варианты соединений конфигуратора и кристалла FPGA. В простейшем варианте сигнал FPGA D/P управляет одновременно двумя входами конфигуратора : CE и RESET/OE. Платой за простоту является возможность сбоя, если в процессе конфигурирования на FPGA будет подан сигнал системного сброса. Поскольку системный сброс не заведен на конфигурационное ПЗУ, программный автомат последнего не сбросит внутренний адресный счетчик, и при возобновлении процесса конфигурирования данные начнут выдаваться не с нулевого, а с текущего адреса. Более совершенный вариант соединения конфигуратора и FPGA предполагает, что сигнал D/P управляет только входом СЕ конфигуратора, а на вход RESET/OE подается сигнал системного сброса. В этом случае при подаче системного сброса сигнал D/P (а следовательно и вход СЕ) имеет высокий уровень, что запрещает работу адресного счетчика конфигуратора, а сигнал на входе RESET/OE сбрасывает адресный и битовый счетчики. При этом, как уже говорилось, нет необходимости применять дополнитнльный инвертор, поскольку активный уровень сигнала сброса конфигуратора может быть запрограммирован пользователем.

         Для программирования активного уровня сигнала сброса АТ17С65/128/256 необходимо произвести следующие действия. На вход конфигуратора CE подается сигнал высокого уровня, на вход SER_EN - сигнал низкого уровня. Далее, используя стандартный интерфейс I2C надо записать байт FFh по адресу 3FFh. Если запись производится при наличии на входе RESET/OE сигнала высокого уровня, то устанавливается активный высокий уровень сигнала ОЕ (активный низкий уровень сигнала RESET). Если же запись производится при наличии на RESET/OE сигнала низкого уровня, то устанавливается активный низкий уровень ОЕ (активный высокий уровень RESET). Подобный алгоритм программирования активного уровня сигнала сброса требует применения дополнительного мультиплексора для организации внутрисхемного программирования конфигурационного ПЗУ. Однако если в процессе отладки устройства, содержащего конфигуратор, не требуется изменять активный уровень сигнала сброса, то необходимости в дополнительном мультиплексоре нет (в этом случай активный уровень сигнала сброса должен быть запрограммирован предварительно).

         Для верификации активного уровня RESET/OE конфигуратор подключаестя следующим образом : на входы RESET/OE, CE и CLK подается сигнал низкого уровня, на SER_EN - сигнал высокого уровня. Если в этом случае при чтении конфигуратора выход DATA находится в высокоимпедансном состоянии, то установлен активный низкий уровень RESET (активный высокий уровень OE). Если же при чтении выход DATA имеет уровень логического '0' или логической '1', то установлен активный высокий уровень RESET (активный низкий уровень OE).

         При программировании младших представителей семейства АТ17 существует возможность защиты части массива EEPROM от перезаписи, для чего надо в режиме программирования (на входе SER_EN низкий логический уровень) подать на вход RESET/OE сигнал высокого логического уровня. При этом от перезаписи будет защищена половина массива EEPROM для АТ17С65 (адреса 0000h - 0FFFh), одна четвертая массива EEPROM для АТ17С128 (адреса 0000h - 0FFFh) и АТ17С256 (адреса 0000h - 1FFFh).

         При каскадном включении входом CE каждого последующего конфигуратора управляет выход CEO/A2 предыдущего. Цепочка конфигураторов работает следующим образом. После того, как из первого конфигуратора считывается последний бит, следующим тактовым сигналом на входе CLK изменяются состояния выходов CEO/A2 и DATA этого конфигуратора. CEO/A2 переключается в состояние низкого уровня, а выход DATA переводится в высокоимпедансное состояние. Следующий конфигуратор в цепочке распознает низкий уровень на своем входе CE и разрешает свой выход DATA, и так далее для всей цепочки. После завершения конфигурации адресные счетчики всех кристаллов в цепочке содержат адрес последнего бита. Поэтому для возобновления процесса конфигурации необходимо на все кристаллы цепочки подать сигнал сброса (в соответствии с запрограммированными активными уровнями), который сбрасывает адресные счетчики в ноль.

         Конфигурационные ПЗУ АТ17С65/128/256 традиционно выпускаются в корпусах типа DIP8, PLCC20, SOIC20. В нынешнем году Atmel начал выпуск этих конфигураторов в корпусе SOIC8. АТ17С65/128/256 выпускаются в коммерческом и индустриальном температурных диапазонах.

         AT17C512/010/020

         Конфигурационные ПЗУ с организацией 524288 х 1/1048576 х 1/2097152 х 1 соответственно. Как и младшие представители семейства АТ17, эти конфигураторы поддерживают режим Slave CLK (FPGA Master CLK).

         АТ17С512/010/020 обладают рядом отличительных особенностей.

         Первой особенностью является наличие сигнала READY, который является индикатором активного состояния конфигуратора при подаче напряжения питания. Низкий уровень на выходе READY удерживает FPGA в состоянии сброса до тех пор, пока напряжение питания не достигнет уровня, необходимого для нормальной работы конфигуратора. Выходной каскад READY выполнен по схеме открытого коллектора.

         Второй особенностью является иной по сравнению с младшими представителями семейства механизм защиты от перезаписи для АТ17С512/010. Комбинация сигналов на входах WP2 и WP1 определяет, какая часть массива EEPROM будет защищена. Возможны следующие варианты :

  • WP2=0, WP1=0 - защита от модификации отключена;

  • WP2=0, WP1=1 - от перезаписи защищена одна четвертая массива EEPROM для АТ17С010 или половина массива для АТ17С512 (адреса 0000h - 07FFFh);

  • WP2=1, WP1=0 - от перезаписи защищена половина массива EEPROM для АТ17С010 или весь массив для АТ17С512 (адреса 0000h - 0FFFFh);

  • WP2=1, WP1=1 - от перезаписи защищены три четверти массива EEPROM для АТ17С010 или весь массив для АТ17С512 (адреса 0000h - 17FFFh);

         Иным по сравнению с младшими представителями семейства АТ17 является и способ программирования активного уровня сигнала сброса (третья особенность, присущая АТ17С512/010/020). Для установки активного низкого уровня сигнала ОЕ (активного высокого уровня RESET) надо по шине I2C записать четыре байта : FFh FFh FFh FFh по адресам 20000h - 20003h. Для установки активного высокого уровня ОЕ (активного низкого уровня RESET) надо по тем же адресам записать значения 00h 00h 00h 00h. Для верификации установленного активного уровня сброса надо считать четыре байта, расположенных по адресам 20000h - 20003h. Если считаны значения FFh FFh FFh FFh, то установлен активный низкий уровень ОЕ (активный высокий уровень RESET). Соответственно, если считаны значения 00h 00h 00h 00h, то установлен активный высокий уровень ОЕ (активный низкий уровень RESET). Подобный механизм позволяет осуществлять внутрисхемное программирование активного уровня сигнала сброса конфигуратора без применения дополнительного мультиплексора.

         Особо хотелось бы поговорить о конфигурационном ПЗУ АТ17С020. Этот конфигуратор представляет собой два мегабитных кристалла, включенных каскадно и разделяющих одну шину I2C, в одном корпусе. Эту особенность необходимо учитывать при программировании AT17C020, поскольку для младшего мегабита режим записи активизироваться нулевым значением бита A2 в байте адреса устройства, а для старшего мегабита - единичным. Кроме того, эта особенность не позволяет запрограммировать два отдельных конфигуратора AT17C020 по одной шине I2C. Кроме того, АТ17С020 не имеет механизма защиты от перезаписи.

         Работа конфигураторов АТ17С512/010/020 при каскадном включении а также способы их сопряжения c FPGA аналогичны рассмотренным выше для АТ17С65/128/256.

         Конфигурационные ПЗУ АТ17С512/010/020 выпускаются в корпусах типа PLCC20 (причем обеспечивается повыводная совместимость конфигураторов разного объема), в коммерческом и индустриальном температурных диапазонах.

         AT17C512A/010A/020A

         Микросхемы семейства АТ17А разработаны специально для конфигурирования FPGA семейства FLEX фирмы ALTERA. АТ17С512А/010А/020А выпускаются в корпусах типа PLCC20. Повыводная совместимость всех конфигураторов семейства AT17A друг с другом позволяет заменять используемый в устройстве конфигуратор на конфигуратор другого объема без внесения изменений в разводку платы устройства. Кроме того, АТ17С512А/010А повыводно совместимы с выпускаемыми в корпусах PLCC20 однократно программируемыми конфигурационными ПЗУ производства фирмы ALTERA EPC1441/EPC1 соответственно. Конфигуратор АТ17С020А повыводно совместим с репрограммируемым конфигуратором ALTERA EPC2. Однако семейство AT17A обладает рядом преимуществ, например наличием сигнала READY, программированием активного уровня сигнала сброса, возможностью внутрисхемного программирования и механизмом защиты части массива EEPROM от модификации.

         По организация и алгоритму программирования (в том числе и по способу утсановки активного уровня сигнала сброса) конфигурационных ПЗУ AT17С512A/010А/020А полностью аналогичны АТ17С512/010/020. Тем не менее имеются два существенных отличия семейства AT17A.

         Первое отличие состоит в том, что конфигураторы семейства АТ17А имеют один вход защиты от перезаписи WP1. При подаче на этот вход сигнала низкого уровня защита от модификации отключена. Если же на WP1 подан сигнал высокого уровня, то от перезаписи защищена половина массива EEPROM для АТ17С512А или одна четвертая массива для АТ17С010А (адреса 0000h - 7FFFh). АТ17С020A не имеет механизма защиты от перезаписи.

         Второе отличие заключается в том, что микросхемы АТ17А могут поддерживать как режим Master CLK, при котором конфигуратор является источником тактового сигнала DСLK, так и режтм Slave CLK (FPGA Master CLK), при котором конфигуратоя является приемником тактового сигнала (тактовый сигнал в этом случае генерируется либо кристаллом FPGA - как для AT17 - либо другим конфигуратором).

         Разработчик может программно запретить или разрешить работу внутреннего тактового генератора AT17A. Для запрещения внутреннего генератора надо записать байта 00h по адресу 0011100х_хххххххх_ххххххххb (х - любое значение, 0 или 1). При этом конфигуратор может работать только в режиме Slave. Для разрешения внутреннего генератора надо по адресу 0011100х_хххххххх_ххххххххb записать значение FFh. При этом режим работы конфигуратора (Master или Slave) будет определяться состоянием входа nCS при включении питания или сбросе. При каскадном включении в режиме FPGA Slave CLK режим работы конфигуратора зависит от его места в цепочке. При включении питания (или при сбросе) первый конфигуратор в цепочке переходит в режим Master, поскольку на его входе nCS присутствует сигнал низкого уровня, выдаваемый кристаллом FPGA. Все остальные конфигураторы находятся в режиме Slave, поскольку их входы nCS управляются выходами предыдущих конфигураторов в цепочке nCASC, имеющих при сбросе (или включении питания) высокий уровень. Поскольку первый конфигуратор в цепочке находится в режиме Master, он являетсяисточником тактового сигнала DCLK для FPGA и всех остальных конфигураторов. После того, как первый конфигуратор передаст все данные, он переводит свой выход DATA в высокоимпедансное состояние и выдает низкий уровень на выход nCASC, управляющий входом nCS следующего конфигуратора. Следующий конфигуратор (находящийся в режиме Slave), определив на входе nCS низкий уровень, начинает выдавать данные на свой выход DATA под управлением сигнала DCLK, источником которого является первый конфигуратор. Этот процесс происходит последовательно со всеми конфигураторами в цепочке до тех пор, пока конфигурация не будет завершена.

         Конфигураторы семейства АТ17А выпускаются в коммерческом и индустриальном температурных диапазонах.

EEPROM c последовательным интерфейсом

         В отличии от EEPROM с параллельным интерфейсом, микросхемы EEPROM c последовательным интерфейсом используют малое количество сигнальных линий для организации обмена данными с микропроцессорной системой. Применение последовательных EEPROM, таким образом, позволяет создавать более компактные, экономичные и дешевые устройства.

         Микросхемы EEPROM c последовательным интерфейсом широко используются в системах телекоммуникаций и автомобильной электронике. Их основное назначение - запись и хранение часто используемых данных в портативных системах, например параметров настройки радио- и телеприемников, цифровых видеокамер, номеров для автодозвона в телефонных аппаратах и многих других.

         Успех корпорации Atmel на этом сегменте рынка энергонезависимой памяти данных определяется тем, что она предлагает микросхемы последовательного EEPROM с напряжением питания от 1,8 В до 5,0 В, а также тем, что Atmel является единственным производителем, поддерживающим все четыре стандартных последовательных интерфейса обмена данными : двухпроводной интерфейс I2C (семейство AT24), трехпроводной интерфейс Microware (семейство AT93), четырехпроводной интерфейс Microware (cемейство AT59), и интерфейс SPI (семейство AT25).

         Для большинства микросхем EEPROM c последовательным интерфейсом гарантированный срок хранения данных составляет100 лет, а гарантированное количество циклов перезаписи - один миллион.

         Обычно устройства энергонезависимой памяти с последовательным интерфейсом применяются для сохранения данных в микроконтроллерных системах. Поэтому устройство, обращающееся к памяти, мы будем называть микроконтроллером.

         Интерфейс I2C (семейство АТ24/34).

         Обмен данными между микроконтроллером и устройством EEPROM семейства АТ24 происходит по линии SDA и синхронизирован тактовым сигналом SCL. Логический уровень на линии SDA при передаче данных может изменяться только в течение отрицательного полупериода тактового сигнала SCL.

         Изменения уровня SDA в течение положительного полупериода SCL является условием начала или завершения цикла обращения к памяти. Изменение уровня SDA с высокого на низкий в течение положительного полупериода SCL- является условием начала цикла и должен предварять любую команду обращения к памяти. Условием завершения цикла обращения является изменение уровня SDA с низкого на высокий в течение положительного полупериода SCL. По завершению цикла обращения EEPROM переводится в энергосберегающий режим ожидания следующего цикла обращения.

         Для сигнализации об успешном приеме очередного байта по шине, принимающее устройство (микроконтроллер или EEPROM) выдает на линию SDA сигнал низкого логического уровня - бит подтверждения ACK. Направление передачи данных (чтение или запись) определяется битом R/W.

         При сбое в процессе передачи данных после пропадания напряжения питания или при общем сбросе системы, устройство EEPROM должно быть реинициализировано. Для этого по линии SCL выдается девять тактовых импульсов, в течение которых на линии SDA должен удерживаться высокий логический уровень. Затем генерируется условие начала цикла обращения.

         Цикл обращения к массиву EEPROM семейства AT24/34 начинается с передачи байта адреса устройства (за исключением АТ24С01). Это позволяет адресовать несколько устройств на одной шине I2C. Бит чтения/записи R/W является младшим битом байта адреса устройства.

         Цикл записи байта данных состоит из последовательной передачи в EEPROM байта адреса устройства (причем младший бит - R/W - должен иметь нулевое значение), затем адреса данных (один или два байта в зависимости от объема EEPROM) и байта данных. Устройство EEPROM после приема каждого байта выдает на линию SDA сигнал подтверждения ACK. Для окончания цикла записи байта микроконтроллер выдает на шину условие завершения цикла обращения.

         По завершению цикла обращения к EEPROM для записи данных начинается внутренний цикл записи в массив EEPROM. Пока внутренний цикл записи в массив EEPROM не завершен, устройство не выдает на линию SDA сигнал подтверждения ACK. Поэтому микроконтроллер должен опрашивать этот бит для принятия решения об очередном обращении к массиву EEPROM.

         Цикл страничной записи начинается также, как и цикл записи одиночного байта. Отличие состоит в том, микроконтроллер не генерирует условие завершения цикла после передачи первого байта данных и получения сигнала подтверждения ACK, а передает следуюший байт данных. Внутренний счетчик адреса ЕEPROM при этом инкрементируется. Размер страницы зависит от объема массива EEPROM. Для окончания цикла страничной записи микроконтроллер выдает на шину условие завершения цикла обращения.

         Цикл чтения данных инициируется также как и цикл записи, за исключением значения бита R/W. Существует три режима чтения: чтение байта по текущему адресу, чтение байта по произвольному адресу и последовательное чтение.

         Внутренний адресный счетчик микросхем семейства АТ24 содержит значение адреса, соответствующее последнему обращению (как по чтению, так и по записи). Это значение является текущим адресом. Цикл чтения данных по текущему адресу заключается в передаче в EEPROM байта адреса устройства (с соответствующим значением бита R/W). Приняв этот байт, устройство сначала выдает на линию SDA сигнал подтверждения ACK, а затем байт данных, расположенный по текущему адресу. Цикл чтения данных по произвольному адресу происходит в два этапа. Первый этап представляет собой "пустой" цикл записи, при котором в EEPROM передается только байт адреса устройства и адрес данных. Второй этап состоит в передаче в EEPROM одного байта адреса устройства с высоким уровнем сигала R/W. Приняв этот байт, устройство сначала выдает на линию SDA сигнал подтверждения ACK, а затем байт данных, расположенный по адресу, переданному в "пустом" цикле записи. При чтении одиночного байта микроконтроллер не должен выдавать на шину сигнал подтверждения. Для окончания цикла чтения байта микроконтроллер выдает на шину условие завершения цикла обращения. Цикл последовательного чтения начинается также, как цикл чтения с текущего адреса. Отличие состоит в том, что микроконтроллер выдает сигнал подтверждения ACK после приема байта по линии SDA. Внутренний счетчик адреса EEPROM при этом инкрементируется и на шину выдается следующий байт. При переполнении адресного счетчика данные начнут выдаваться с нулевого адреса, и так до тех пор, пока цикл последовательного чтения не будет остановлен. Для завершения цикла последовательного чтения микроконтроллер после приема очередного байта не выдает сигнала подтверждения и генерирует условие завершения цикла обращения.

         В семействе АТ24 существует несколько устройств с дополнительными возможностями.

         АT24C21 - особенностью этой микросхемы является наличие двух режимов работы. Первый - режим выдачи данных (Transmit-only Mode), второй - обычный двунаправленный режим (Bidirectional Mode) обмена данными. После включения питания микросхема находится в режиме Transmit-only. В этом режиме выдача данных тактируется сигналом на линии VCLK. Устройство остается в этом режиме до тех пор, пока не произойдет смены логического уровня с высокого на низкий на линии SCL. Находясь в двунаправленном режиме устройство, не может вернуться обратно в режим Transmit-only, пока питающее напряжение не будет снято. Наличие режима Transmit-only делает AT24C21 очень удобной для построения устройств с автоматической идентификацией.

         AT34C02 - особенностью этой микросхемы является наличие механизма программной защиты младшей половины массива EEPROM (адреса 00h - 7Fh) от модификации. После включения режим программной защиты от модификации не может быть отменен до тех пор, пока не снято питающее напряжение.

         AT24CS128/256 - особенностью этой микросхемы является возможность выделения блок однократно программируемой и немодифицируемой памяти размером два килобита. Этот блок расположен в старших адресах массива. Пока блок не выделен, он является частью обычного массива EEPROM, и данные в нем могут быть модифицированы. Отменить выделение блока однократно программируемой памяти нельзя.

         Интерфейс Microware (семейства АТ93 и АТ59).

         Семейство АТ93 имеет трехпроводной, а семейство АТ59 - четырехпроводной интерфейс Microware.

         Цикл обращение к микросхемам EEPROM c интерфейсом Microware происходит при подаче сигнала высокого уровня на вход CS. Информация принимается устройством EEPROM по линии DI и передается по линии DO синхронно с тактирующим сигналом SK.

         Для управление режимами EEPROM микроконтроллер передает команды по линии DI. Цикл обращения к EEPROM начинается с передним фронтом сигнала CS. По линии DI синхронно с тактирующим сигналом SK передается сперва стартовый бит, имеющий высокий логический уровень, затем код команды, определяющий дальнейшее поведение устройства EEPROM, и затем несколько битов, количество и значение которых зависит от типа используемого устройства, его организации и передаваемой команды. Для семейства АТ93 код команды состоит из двух битов. Поскольку некоторые команды имеют одинаковый двухбитовый код, для их дешифрации необходимо двухбитовое расширение кода, свое для каждой из команд с одинаковым кодом. Для семейства А59 код команд состоит из четырех битов, поэтому в расширении кода нет необходимости.

         Микросхемы семейств АТ93 и АТ59 имеют следующий набор команд: READ (чтение данных по указанному адресу), EWEN (разрешение режима стирания/записи), ERASE (стирание данных по указанному адресу), WRITE (запись данных по указанному адресу), ERAL (стирание данных во всем массиве EEPROM), WRAL (запись в каждую ячейку массива EEPROM значения, указанного в команде), EWDS (запрещение режима стирания/записи).

         Команда READ. Вслед за кодом команды по линии DI устройству EEPROM передается адрес, по которому надо считать данные. Устройство EEPROM дешифрирует код команды и адрес и выдает на линию DO синхронно с тактирующим сигналом SK сначала "пустой" бит, имеющий низкий уровень, а затем данные со старшего бита.

         Для предотвращения несанкционированной модификации данных цикл стирания или записи должен предваряться командой разрешения стирания/записи EWEN. Вслед за кодом команды устройству EEPROM передаются от шести до девяти (в зависимости от типа используемого устройства и его организации) битов, из которых значение имеют только два старших. Эти биты служат для распознавания различных команд, имеющих одинаковый код (т.е. представляют собой расширение кода команды). Для завершения цикла модификации данных необходимо выдать в устройство EEPROM команду EWDS, сопровождаемую дополнительными (шестью или девятью - в зависимости от типа используемого устройства и его организации) битами. При этом расширение кода команды имеет отличное значение от расширения EWEN.

         Команда ERASE. За кодом команды передается адрес, данные по которому надо стереть. После дешифрации команды устройство EEPROM инициирует внутренний цикл стирания. После стирания по указанному адресу содержится значение FFh.

         Команда WRITE. За кодом передается адрес и данные для записи. После дешифрации команды устройство EEPROM инициирует внутренний цикл записи.

         Команда ERAL. Вслед за кодом передаются от шести до девяти (в зависимости от типа используемого устройства и его организации) битов, из которых значение имеют только два старших (биты расширения кода команды). После дешифрации команды устройство EEPROM инициирует внутренний цикл стирания всех ячеек массива EEPROM. После завершения цикла стирания все ячейки массива EEPROM содержат значение FFh.

         Команда WRAL., За кодом по линии передаются от шести до девяти (в зависимости от типа используемого устройства и его организации) битов, из которых значение имеют только два старших (биты расширения кода команды). За этими битами передается байт или слово (в зависимости от организации) данных. После дешифрации команды устройство EEPROM инициирует внутренний цикл записи для всех ячеек массива EEPROM. После завершения цикла стирания все ячейки массива EEPROM содержат значение, переданное устройству в пакете команды WRAL.

         Механизм индикация состояния EEPROM различен для семейств АТ93 и АТ59. Во время внутреннего цикла стирания или записи для микросхем семейства АТ93 (при высоком уровне на входе CS) логический уровень на линии DO отображает состояние устройства EEPROM. Если на DO выдается сигнал высокого уровня, то внутренний цикл стирания завершен и устройство готово к приему следующей команды. Для семейства АТ59 состояние устройства индицируется выходным сигналом RDY/BUSY. Если на этом выходе действует сигнал низкого уровня, то внутренний цикл обращения к массиву еще не завершен. Если же выход RDY/BUSY имеет высокий логический уровень, то устройство готово к приему новой команды по шине

         В нынешнем году корпорация Atmel объявила о том, что семейство EEPROM АТ59 с четырехпроводным интерфейсом Microware снимается с производства.

         Интерфейс SPI (семейство АТ25).

         Микросхемы энергонезависимой памяти с интерфейсом SPI всегда являются подчиненными устройствами (Slave) на шине. Обращение к Slave-устройству по SPI происходит при подаче сигнала низкого уровня на вход CS. Информация принимается устройством EEPROM по линии SI и передается по линии SO синхронно с тактирующим сигналом SCK.

         Микросхемы семейства АТ25 имеют механизмы аппаратной и программной защиты данных от модификации. Режим работы устройств EEPROM, а также состояние программной защиты от модификации определяется содержимым внутреннего регистра состояния.

         После того как микроконтроллер, являющийся ведущим устройством на шине (Master) подает на вход устройства EEPROM CS сигнал низкого уровня, по линии SI передается байт, содержащий код команды. Набор команд включает следующие инструкции: READ (чтение данных по указанному адресу), WREN (разрешение режима записи), WRDI (запрещение режима записи), WRITE (запись данных по указанному адресу), RDSR (чтение регистра состояния), WRSR (запись в регистр состояния).

         После включения питания устройство EEPROM находится в режиме запрещения записи. Любая инструкция записи должна предваряться командой разрешения записи WREN. При выполнении инструкции разрешения записи на входе аппаратной защиты данных WP должен действовать сигнал высокого уровня. Для завершения цикла модификации данных необходимо выдать в устройство EEPROM команду запрещения режима записи WRDI.

         Текущее состояние устройства EEPROM (cостояние готовности, состояние разрешения записи и состояние программной защиты от модификации данных) может быть определено при чтении внутреннего регистра состояния. Для чтения этого регистра служит команда RDSR. Чтение регистра состояния происходит следующим образом: после подачи сигнала низкого уровня на вход CS за первые восемь тактов SCK по линии SI передается код команды RDSR. Далее синхронно с сигналом SCK устройство EEPROM побитно выдает на линию SO значение регистра состояния. Регистр состояния имеет следующий формат. Младший бит RDY является индикатором готовности. Если RDY равен нулю, то устройство готово к приему следующей инструкции. Если же RDY равен единице, то это говорит о том, что внутренний цикл записи еще не завершен. Второй бит WEN является индикатором разрешения режима записи. Если WEN равен единице, то запись разрешена. Если же WEN равен нулю, то для разрешения записи необходимо выполнить команду WREN. Два следующих байта BP0 и BP1 определяют, какая часть массива EEPROM защищена от модификации.

         Для установки и снятия режима защиты от модификации служит команда записи в регистр состояния WRSR. Запись в регистр состояния происходит следующим образом: после подачи сигнала низкого уровня на вход CS за первые восемь тактов SCK по линии SI передается код команды WRSR.. За следующие восемь тактов по линии SI в устройство EEPROM передается новый байт для записи в регистр состояния. Значение битов BP1 и BP0 соответствует желаемому уровню защиты, а все остальные биты должны быть нулевыми.

         Чтение данных инициируется передачей по лини SI команды READ, за которой следует передача одного или двух байтов адреса, в зависимости от объема массива EEPROM. После завершения приема адресна устройство EEPROM игнорирует все последующие изменения уровня на лини SI до начала нового цикла обращения, и синхронно с SCK побитно выдает на линию SO байт, расположенный по заданному адресу. Если необходимо считать только один байт, микроконтроллер должен после его приема выдать на линию CS сигнал высокого уровня. Для последовательного чтения нескольких байтов микроконтроллер должен удерживать на линии CS низкий уровень столько времени, сколько соответствует чтению необходимого количества байтов. При последовательном чтение внутренний адресный счетчик EEPROM инкрементируется после передачи очередного байта данных. При переполнении счетчика передача данных продолжается с младших адресов. В течение цикла чтения выдача данных может быть приостановлена подачей на вход HOLD сигнала низкого уровня. Устройство EEPROM при этом переведет линию SO в высокоимпедансное состояние. При возврате на вход HOLD высокого уровня процесс выдачи данных будет возобновлен.

         Для записи данных в массив EEPROM необходимо выполнение двух условий : на вход WP должен быть подан высокий уровень и устройство должно находиться в режиме разрешения записи. Кроме того, если установлен режим программной защиты от модификации, адрес, по которому записываются данные должен быть вне защищенного пространства. Запись данных инициируется передачей по лини SI команды WRITE, за которой следует передача одного или двух байтов адреса и байта данных. Внутренний цикл записи в EEPROM инициируется после того, как Master изменит состояние линии SI с низкого уровня на высокий в течении отрицательного полупериода SCK. Для начала следующего обращения к EEPROM необходимо считывать значение из регистра состояния и опрашивать бит RDY до тех пор, пока устройство не будет готово для приема новой команды чтения или записи данных. Кроме режима записи байта микросхемы семейства АТ25 имеют режим страничной записи. Размер страницы зависит от объема массива EEPROM. Если после передаче по линии SI первого байта Master не сменит уровень на линии CS и начнет выдавать следующий байт данных, внутренний счетчик адреса EEPROM инкрементируется. При выходе за размер страницы произойдет перезапись байтов внутри страницы начиная с первого. Внутренний цикл записи в EEPROM инициируется после того, как Master изменит состояние линии SI с низкого уровня на высокий в течение отрицательного полупериода SCK. Устройства EEPROM АТ25 автоматически возвращается в состояние запрещения записи после завершения цикла записи.

         В семействе AT25 устройств энергонезависимой памяти данных с интерфейсом SPI корпорацией Atmel аннонсировано новое устройство AT25P1024 с организацией 131072 х 8.


Источники:

  1. www.atmel.com
  2. www.atmel.ru
  3. Atmel Nonvolatile Data Memory Data Book December 1998
© 1999-2016 All Right Reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.
Контактная информация