ООО ЭФО
Поиск по складу
Программа поставок 2016
Сегодня
www.powel.ru
источники питания
www.korpusa.ru
конструктивы и корпуса РЭА
www.wless.ru
беспроводные технологии
www.mymcu.ru
микроконтроллеры
altera-plis.ru
микросхемы Altera
www.infiber.ru
волоконно-оптические
компоненты в
промышленности
www.efo-power.ru
силовая электроника
www.efo-electro.ru
электротехническая
продукция
www.efometry.ru
контрольно-измерительные приборы
www.golledge.ru
кварцевые резонаторы и генераторы Golledge
www.sound-power.ru
профессиональные усилители класса D
Поиск по сайту
Подписка на новости

Система менеджмента
качества сертифицирована на соответствие требованиям:
ISO 9001, ГОСТ Р ИСО 9001 и СРПП ВТ - подтверждено сертификатами соответствия в системах сертификации Русского Регистра, ГОСТ Р, международной сети IQNet, "Оборонсертифика" и "Военный Регистр".

ООО "ЭФО" в 2011г. получило Лицензию Федеральной службы по экологическому, технологическому и атомному надзору на изготовление оборудования для ядерных установок.


Rambler s Top100



ChipFind - поисковая система по электронным компонентам
EEN
webmaster
Санкт-Петербург: (812) 327-86-54  zav@efo.ru Москва: (495) 933-07-43  moscow@efo.ru Екатеринбург: (343) 278-71-36  ural@efo.ru Пермь: (342) 220-19-44  perm@efo.ru
Казань: (843) 518-79-20  kazan@efo.ru Ростов-на-Дону: (863) 220-36-79  rostov@efo.ru Н. Новгород: (831) 434-17-84  nnov@efo.ru Новосибирск: (383) 286-84-96  nsib@efo.ru
о нас склад библиотека статьи
 

Sync SRAM

Наиболее быстроразвивающийся в настоящее время сегмент SRAM. В отличие от Async SRAM, доступ к синхронной памяти SRAM осуществляется в соответствии с тактовыми сигналами.

Для обеспечения синхронной работы на информационные выводы памяти устанавливаются регистры, которые сохраняют данные для обработки при появлении фронта тактового сигнала. В зависимости от организации синхронной статической памяти SRAM, на выходе может также устанавливаться или не устанавливаться регистр-защелка.

При последовательной организации (Flowthrough) памяти регистр на выходе отсутствует, и данные, переданные из массива памяти, спустя некоторое время, но в течение текущего цикла, выводятся непосредственно на шину. Задержка появления данных определяется быстродействием внутренних цепей микросхемы. Следующий цикл начинается только после окончания предыдущего.

При конвейерной (Pipeline) организации памяти процесс разбивается на два этапа - пока данные из предыдущего цикла чтения передаются на внешнюю шину данных, происходит запрос на чтение из следующей ячейки. Таким образом, два цикла чтения перекрываются во времени, что позволяет использовать память на удвоенной частоте.

Пакетный режим (Burst) давно используется в микросхемах памяти для увеличения быстродействия. Во многих случаях происходит чтение не одной, а последовательности ячеек. Пакетный режим использует внутренний счетчик, увеличивающий значение начального адреса, сохраненного в регистре адреса SRAM, что позволяет считывать до четырех слов данных по одной команде. Данный тип памяти широко используется при организации кэш-памяти компьютера.

Перечень наименований и краткие характеристики

© 1999-2016 All Right Reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.
Контактная информация