ООО ЭФО
Поиск по складу
Программа поставок 2016
Сегодня
www.powel.ru
источники питания
www.korpusa.ru
конструктивы и корпуса РЭА
www.wless.ru
беспроводные технологии
www.mymcu.ru
микроконтроллеры
altera-plis.ru
микросхемы Altera
www.infiber.ru
волоконно-оптические
компоненты в
промышленности
www.efo-power.ru
силовая электроника
www.efo-electro.ru
электротехническая
продукция
www.efometry.ru
контрольно-измерительные приборы
www.golledge.ru
кварцевые резонаторы и генераторы Golledge
www.sound-power.ru
профессиональные усилители класса D
Поиск по сайту
Подписка на новости

Система менеджмента
качества сертифицирована на соответствие требованиям:
ISO 9001, ГОСТ Р ИСО 9001 и СРПП ВТ - подтверждено сертификатами соответствия в системах сертификации Русского Регистра, ГОСТ Р, международной сети IQNet, "Оборонсертифика" и "Военный Регистр".

ООО "ЭФО" в 2011г. получило Лицензию Федеральной службы по экологическому, технологическому и атомному надзору на изготовление оборудования для ядерных установок.


Rambler s Top100



ChipFind - поисковая система по электронным компонентам
EEN
webmaster
Санкт-Петербург: (812) 327-86-54  zav@efo.ru Москва: (495) 933-07-43  moscow@efo.ru Екатеринбург: (343) 278-71-36  ural@efo.ru Пермь: (342) 220-19-44  perm@efo.ru
Казань: (843) 518-79-20  kazan@efo.ru Ростов-на-Дону: (863) 220-36-79  rostov@efo.ru Н. Новгород: (831) 434-17-84  nnov@efo.ru Новосибирск: (383) 286-84-96  nsib@efo.ru
о нас склад библиотека статьи
 

Системная интеграция в микроэлектронике - FPSLIC

Игорь Кривченко
Журнал "CHIP NEWS" N3-4 2000г

С момента появления первого транзистора рынок постоянно выдвигает все новые требования к миниатюризации изделий микроэлектроники. Повышение степени интеграции полупроводниковых компонентов всегда ограничивалось не только возможностями технологии, но и архитектурными проблемами. Как сделать СБИС "универсальной", пригодной для большого числа потребителей, каждый из которых решает свою собственную задачу? Пути решения этой проблемы разделились.

Первый путь - применение программного способа управления. СБИС, предназначенные для обработки цифровых данных по заданной программе, получили название микропроцессоров. Второй путь - выпуск ИС, аппаратный состав и назначение которых определяются конечным приложением - микросхемы программируемой логики. И микропроцессоры, и микросхемы программируемой логики интенсивно развивались на протяжении последних лет. В настоящее время насчитывается несколько десятков различных семейств ИС в обеих группах: микропроцессоры, микроконтроллеры общего и целевого назначений, специализированные процессорные ядра для сложной обработки сигналов, микросхемы FPGA и CPLD.

Рис. 1. Типовая системная плата Стратегической задачей микроэлектроники в настоящее время является создание микропроцессорной системы на кристалле. По существу, на площади одной кремниевой подложки требуется разместить не только тысячи или миллионы узлов базисной логики, но и процессорное ядро с набором разнообразных периферийных модулей. В качестве примера на рис. 1 показана типовая системная плата. В самом общем случае она содержит процессор (это может быть DSP, микроконтроллер или микропроцессор) и ASSP - логику в виде Gate Arrays или ASIC. (ASSP - Application Specific Standard Products - это заказные специализированные микросхемы массового применения, ориентированные на выполнение узкого класса задач. Классический пример - чипсеты на материнских платах компьютеров, видеокартах и т.п.). Кроме процессорного ядра и специализированной логики на системной плате обычно находится программируемая логика в форме FPGA, CPLD или их комбинации. Далее, имеются блоки энергонезависимой и статической памяти, периферийные устройства, аналоговые узлы и модули управления питанием.

Какие же проблемы встанут перед заинтересованным пользователем, который захочет заказать себе систему на одном кристалле? Прежде всего, это значительные суммы так называемых невозвращаемых затрат (NRE) на подготовку производства маски. Далее, придется заплатить за инструментальные средства для разработки и поддержки проекта маски а также для моделирования и верификации. В результате получается заказной кристалл с фиксированной архитектурой и с длинным периодом разработки, так что степень риска получить не совсем то, что ожидали, весьма высока. Если возникает необходимость внести даже незначительные изменения, то проект приходится переделывать с самого начала. И, наконец, последней встает проблема интеллектуальной собственности. Нужно найти поставщиков фиксированных ядер (процессор, различные типы памяти:) и заплатить за эти ядра; нужно найти изготовителя конечного кристалла так, чтобы он был способен интегрировать все выбранные системные узлы в пределах площади единого кремниевого кристалла. После всего этого необходимо пройти экспертизу и испытания новой микросхемы: В общем, резюме неутешительное - система на кристалле недоступна для большинства пользователей в настоящее время.

В этой статье речь пойдет о новом семействе изделий микроэлектроники FPSLIC, созданном корпорацией Atmel (США). Концепцию FPSLIC можно рассматривать как первый реальный шаг к слиянию двух путей развития сложных универсальных микросхем (микропроцессоров и программируемой логики) в единое целое.

FPSLIC является аббревиатурой "Field Programmable System Level Integration Circuits", что приблизительно может быть переведено как Программируемые Пользователем Микросхемы Системного Уровня Интеграции. FPSLIC спроектированы как семейство стандартных кристаллов, которое будет развиваться с течением времени. Первыми появятся микросхемы, базирующиеся на ядре AVR RISC микроконтроллеров Atmel. Блок-схема такого FPSLIC - устройства приведена на рис. 2.

Рис. 2. Общая структурная схема FPSLIC Прежде всего Atmel поместил на кристалл модуль стандартного FPGA семейства AT40K, обеспечив разработчику программируемую аппаратную платформу для реализации его собственных макросов и проектов непосредственно в FPSLIC. Рядом с блоком FPGA находится AVR микроконтроллер. Здесь впервые стандартное ядро AVR выполняет команды из SRAM, что значительно повышает скорость его работы. Для обеспечения дополнительной эффективности при выполнении DSP-приложений к ядру AVR добавлен блок аппаратного умножения. Рядом с микроконтроллером размещен набор фиксированных периферийных узлов: два UART, три таймера-счетчика (два 8-разрядных и один 16-разрядный) и два порта ввода/вывода. Добавлен аппаратный интерфейс I2C, который позволяет AVR обмениваться данными с внешней конфигурационной EEPROM, используемой для программирования FPSLIC. Блок фиксированной логики, размещенный между AVR и FPGA, позволяет массиву FPGA использоваться для реализации дополнительных программируемых периферийных узлов в реальном проекте, причем эти новые периферийные устройства будут доступны в общем адресном пространстве памяти AVR.

Архитектура общего массива статической памяти SRAM внутри кристалла FPSLIC была реализована таким образом, чтобы обеспечить разработчику максимальную гибкость в распределении адресного пространства. Размер памяти программ составляет 10Кх16, память данных имеет размер 4Кх8. Помимо этих фиксированных массивов памяти на кристалле имеется дополнительный блок памяти 6Кх16, который может использоваться или как дополнительная память программ, или как дополнительная память данных в зависимости от назначения приложения и желания разработчика. Если, например, приложение пишется на языке C, то нужна дополнительная память программ; если реализуется какой-либо алгоритм DSP, то обычно требуется дополнительная память данных. Конфигурация распределения памяти сохраняется в специальном регистре конфигурации системы, который находится в контроллере памяти FPSLIC. Регистр конфигурации загружается при включении питания вместе с SRAM программ, SRAM данных и FPGA из внешней конфигурационной EEPROM. Еще одной особенностью архитектуры является то, что AVR может непосредственно реконфигурировать FPGA на кристалле. Это обстоятельство является очень важным, учитывая требования постоянно развивающегося рынка носимых реконфигурируемых систем.

Выделим три главных преимущества FPSLIC, полученных в результате размещения ядра AVR, блока FPGA и массива статической памяти на одном кристалле.

Первое - повышенная степень интеграции, новый качественный уровень конечного изделия. Энергопотребление по сравнению с вариантом системы, реализованном на дискретных компонентах, снизилось вдвое. Низкое энергопотребление FPSLIC предполагает его использование в разнообразной носимой аппаратуре

Второе - производительность. Ядро AVR, реализованное в составе FPSLIC по технологическому процессу SRAM/ASIC, способно работать с производительностью свыше 30 MIPS.

Третье - значительное, революционное сокращение времени выхода на рынок новых проектов и разработок. Комбинируя аппаратный (FPGA) и программный (AVR) подходы к созданию сложных универсальных микросхем в пределах площади одного кремниевого кристалла, Atmel разработал также набор инструментальных средств поддержки разработок, которые позволяют разработчику проектировать и верифицировать как аппаратную, так и программную части проекта одновременно. Объединение стандартных узлов AVR и FPGA на одном кристалле позволяет непосредственно использовать в FPSLIC коды проектов, которые уже были реализованы на базе AVR или FPGA.

Первое семейство FPSLIC, содержащее AVR и FPGA, имеет обозначение AT94Кхх. В нем анонсированы три микросхемы с емкостью FPGA 40000, 20000 и 10000 эквивалентных вентилей - AT94K40, AT94K20 и AT94K10 соответственно. Первым будет изготовлен кристалл AT94K40, ориентировочное время выхода из производства - июнь 2000 года.

Рассмотрим реализованную архитектуру FPSLIC. AT94K - это современное изделие микроэлектроники, представляющее в своей основе стандартную FPGA серии AT40K с интегрированным на кристалл блоком статической памяти SRAM и аппаратным ядром AVR-микроконтроллера. Архитектура FPGA сохранена здесь такой же, как и у микросхем версии AL семейства AT40K. Массив FPGA выполнен по технологическим нормам 0,35 мкм. Он имеет улучшенную структуру межсоединений, дополнительные регистры в элементах ввода/вывода, доступ к тактированию непосредственно из самой FPGA и распределенную скоростную двухпортовую оперативную память FreeRAMTM. Логический элемент представляет собой восьмиугольную ячейку с восемью связями с восемью соседними ячейками. Массив FPGA имеет восемь глобальных линий тактирования. Шесть из них являются внешними, а две - внутренними, причем их источником служит ядро AVR. Одна из внутренних линий тактирования соединена с системной тактовой частотой микроконтроллера, а другая может быть программным образом подключена к одному из восьми различных источников тактового сигнала, которые генерируются внутри AVR - выходы таймеров/счетчиков, сторожевого таймера и т.д. Весь массив FPGA в FPSLIC динамически реконфигурируем, имеет хорошие показатели статического и динамического энергопотребления, что делает его пригодным для реализации мобильных приложений.

Рис. 3. Взаимодействие между AVR и FPGA в FPSLIC

AVR RISC микроконтроллер имеет в системе команд около 120 инструкций. Добавлен блок аппаратного умножения для поддержки проектов и подсистем, основанных на DSP. Ожидаемая производительность ядра AVR - более 30 MIPS при тактовой частоте 40 МГц, что достигается за счет выборки команд из быстрой SRAM. Архитектура AVR оптимизирована для разработки приложений на языке C, имеется регистровый файл на 32 регистра. Микроконтроллер также поддерживает несколько режимов пониженного энергопотребления.

Для периферийных устройств, специфицируемых пользователем в массиве FPGA, реализована дополнительная поддержка. Микроконтроллер имеет возможность записывать информацию непосредственно в FPGA через механизм ввода/вывода со специализированным адресным пространством. Шина данных AVR также непосредственно соединена с массивом программируемой логики, так что имеется возможность получать доступ к адресуемому периферийному устройству в FPGA. В микроконтроллере аппаратно поддерживается 16 дополнительных векторов прерываний от FPGA. Все они распределены в общем пространстве векторов прерываний AVR с различными уровнями приоритета. Имеются также четыре отдельных внешних прерывания в AVR.

Рис. 4. Структура массивов памяти в FPSLIC

Микросхемы семейства AT94K допускают использование нескольких типов источников внешней опорной частоты. Напряжение питания составляет 3,3 Вольт, так как FPSLIC изготавливаются по проектным технологическим нормам 0,35 мкм. Новые микросхемы полностью совместимы по расположению и назначению внешних выводов с микросхемами FPGA семейств Atmel AT40K, Xilinx 4000, 5200 и SPARTAN и являются также PCI - совместимыми. Поэтому все средства поддержки разработок, уже разработанные и имеющиеся для FPGA, могут быть использованы и для работы с микросхемами FPSLIC. Это, например, комплект макетных плат ATDH40M и новый, недавно выпущенный набор разработчика ATSTK40.

Рассмотрим подробнее взаимодействие между FPGA и AVR в микросхемах семейства FPSLIC. Ядра FPGA и AVR связаны гибким интерфейсом, который позволяет реализовывать различные методы системной интеграции.

AVR имеет прямой доступ к ресурсам FPGA. Шина данных микроконтроллера может быть напрямую подключена к глобальным шинам (Express Buses) ядра FPGA, которое при этом можно рассматривать как сложное периферийное устройство, отображенное на адресное пространство ввода-вывода микроконтроллера (см. рис. 3). Четыре разряда адреса микроконтроллера дешифрируются в 16 селектирующих сигналов, которые используются для выбора ресурсов FPGA, к которым происходит обращение. Выбор направления передачи данных осуществляется AVR. Ядро FPGA может генерировать сигналы запросов прерывания для микроконтроллера по 16 линиям. Таким образом, каждое периферийное устройство, реализованное в FPGA и имеющее свой собственный адрес в пространстве ввода-вывода AVR, может иметь отдельное прерывание.

На рис. 4 показана структура массива памяти в FPSLIC. Между ядрами FPGA и AVR расположено 36 кбайт двухпортовой SRAM с временем доступа 15нс. Эта SRAM используется, в основном, ядром AVR в качестве памяти программ и памяти данных. Однако FPGA и AVR могут осуществлять разделенный доступ к этой памяти. Порт SRAM, подключенный к FPGA, используется при конфигурации кристалла FPSLIC для загрузки памяти программ и памяти данных микроконтроллера.

Внутренняя память программ и данных разделена на три блока: два фиксированных и один перемещаемый. Фиксированные блоки: память программ размером 10К х 16 и память данных размером 4К х 8. Перемещаемый блок разделен на три банка, каждый из которых может переключаться между памятью программ и памятью данных. Переключение происходит от банка памяти программ размером 2К х 16 к банку памяти данных размером 4К х 8 и наоборот. Такое изменение организации памяти обусловлено тем, что память программ AVR имеет шестнадцатиразрядную организацию, а память данных - восьмиразрядную.

Рис. 5. Доступ к внутренней статической памяти в FPSLIC

На рис. 5 показана организация доступа к внутренней статической памяти. Как уже говорилось, FPGA и AVR могут осуществлять разделенный доступ к двухпортовой памяти данных независимо друг от друга. Это означает, что FPGA может записывать и считывать данные из SRAM в то же самое время, когда AVR записывает или считывает данные. Такая структура позволяет разработчику реализовать различные способы буферного обмена данными между FPGA и AVR: буферы типа LIFO, FIFO или другие. Порт данных SRAM, подключенный к FPGA, не имеет строба разрешения чтения данных. Подразумевается, что для FPGA чтение данных из SRAM всегда разрешено. Для предотвращения конфликтов при одновременном обращении обоих ядер к одному адресу ОЗУ разработчик должен обеспечить арбитраж, управляя приоритетами обращений к памяти. В большинстве случаев для ограничения доступа к памяти от FPGA может быть использован специальный управляющий регистр микроконтроллера.

В FPSLIC реализована возможность создания динамически реконфигурируемой системы, поскольку FPGA имеет функцию Cache Logic и может быть перепрограммирована под управлением AVR непосредственно в процессе работы - рeжим AVR Cache. Эта архитектурная особенность является пока уникальной в промышленности. Структура механизма конфигурации FPGA под управлением AVR приведена на рис. 6. Ядро AVR имеет доступ к конфигурационной памяти FPGA по записи. В адресном пространстве микроконтроллера имеются четыре ячейки памяти, которые используются для генерации 4-х байтной записи (24-разрядный адрес и собственно байт данных), необходимой для записи в FPGA. Фактически, в этом режиме FPGA рассматривается микроконтроллером как синхронное оперативное запоминающее устройство. Наличие такого режима позволяет изменять конфигурацию FPGA в системе алгоритмически, по ходу выполнения рабочей программы микроконтроллера. Выгоды этого очевидны. Можно, например, сохранить несколько вариантов конфигурации FPGA во внешней энергонезависимой памяти (например, DataFlash), а затем, по мере необходимости, переписывать их в AVR, переформатировать и загружать в FPGA. А поскольку программируемая логика пока существенно дороже, чем энергонезависимая память, то применение FPSLIC позволит конечным пользователям найти оптимальный компромисс между логикой и памятью, экономить средства и получать дополнительные выгоды от гибкости, многофункциональности и энергопотребления конечных систем. Реконфигурируемые системы позволяют заметно снижать потребление энергии, что является сильным аргументом для использования технологии FPSLIC на рынке портативных и носимых интеллектуальных устройств.

Краткий обзор аппаратной части был бы бесполезен без дополнения его информацией о программных средствах поддержки разработок для FPSLIC. Очевидно, что эффективность освоения новых аппаратных решений гораздо выше, если средства поддержки разработок для них уже знакомы разработчикам. Поэтому Atmel поддерживает дальнейшее развитие и совершенствование уже существующих программных пакетов как для FPGA, так и для AVR. Создан объединенный набор средств поддержки разработок, который действительно реально поможет семейству FPSLIC увидеть свет. Для поддержки FPSLIC используется уже существующее, "обкатанное" программное обеспечение. Средства программной разработки и поддержки для FPGA фирмы Atmel активно используются и совершенствуются на протяжении шести лет, а инструментальные средства для AVR-микроконтроллеров - три года. Atmel выходит на рынок с законченными программными средствами поддержки, которые дают разработчику полноценный доступ к обеим составляющим внутренней структуры FPSLIC и возможность наблюдать за процессами, происходящими в системе. Программная среда для работы с FPSLIC работает в среде Windows 98 / 2000 / NT. Это предписывает разработчикам использование в работе только современных Windows - ориентированных платформ. Требования к системным ресурсам для платформы PC: Pentium 300 МГц и 128 Мбайт оперативной памяти.

Рис. 6. Конфигурация массива FPGA в микросхеме FPSLIC под управлением AVR

Попробуем представить процесс создания сложной заказной микросхемы. Пусть некто создал сложный проект на FPGA, CPLD или на Gate Arrays, и объявил, что разработка запускается в производство. Но затем проходит несколько томительных месяцев и, наконец, появляется конечная продукция. Длительная задержка (иногда до года!) обусловлена тем, что реализация аппаратной части проекта в целом завершается в начальной стадии его создания, а программной части - существенно позже. Поэтому имеет место последовательный процесс - сначала разработка аппаратной части и только затем разработка программных средств поддержки проекта. И зачастую случается, что спустя несколько месяцев программисты приходят к выводу, что либо они не могут заставить проект работать достаточно быстро в программном обеспечении, либо он потребляет слишком много энергии, либо что-нибудь еще. Затем программисты требуют у разработчиков аппаратной части выполнить тот или иной ряд переделок. То есть, начинается следующая итерация процесса. В конце концов все нестыковки устраняются и выпускается промышленный образец.

Естественным выходом из этой ситуации явилось бы использование средств поддержки, которые позволяли бы проводить одновременную разработку как аппаратной, так и программной частей проекта. И так как Atmel впервые размещает FPGA и процессор на одном кристалле, то он позаботился и о том, чтобы снабдить FPSLIC именно такими средствами совместной разработки. Atmel планирует обеспечить пользователя возможностью разрешать компромиссы взаимодействия аппаратной и программной частей уже в самом начале проекта, чтобы конечное изделие не проходило бы многократный итерационный процесс разработки и отладки, как это традиционно имеет место сейчас для заказных микросхем. Причем основной особеностью является доступность новых средств поддержки разработок для широкого круга конечных пользователей.

Средства совместной разработки проектов для FPSLIC включают в себя набор инструментальных средств и программных приложений как для AVR, так и для FPGA. Общее название для нового программного продукта - System Designer. По существу, это многооконная структура с удобным пользовательским интерфейсом, которая позволяет использовать совместно многочисленные программные инструментальные пакеты. Отметим, что в настоящее время System Designer содержит средства поддержки разработок для FPGA и AVR. Планируется, что в дальнейшем средства совместной разработки проектов для FPSLIC будут поддерживать как другие микропроцессорные ядра (например, ARM), так и возможные новые технологические реализации программируемой логики, если вдруг захочется заменить архитектуру AT40K на более совершенную.

Что касается средств поддержки разработок для AVR, то здесь все достаточно просто. Последняя серия программного продукта AVR Studio версий 3.хх интегрирована (с некоторыми незначительными модификациями) в System Designer. Для другой аппаратной половины FPSLIC - массива FPGA - ситуация немного сложнее.

Набор аппаратных и программных средств поддержки разработок для ядра FPGA, известный как Figaro Integrated Design System (IDS), достаточно хорошо изучен разработчиками. В нем поддерживается языковый ввод проектов через пакет HDLPlanner (с использованием языков описания аппаратуры VHDL и Verilog), и HDL - синтез как часть основного набора инструментальных средств. Но, в отличие от Figaro IDS, в состав пакета System Designer включен синтезатор фирмы Exemplar Logic (подразделение Mentor Grafics) как стандартное программное средство синтеза HDL. Однако пользователи могут использовать и другие синтезаторы по их желанию, например, Synplify фирмы Synplicity или FPGA Express фирмы Synopsys, которые могут быть легко интегрированы в System Designer. После этапа синтеза языкового описания проекта происходит его автоматическое размещение в выбранном кристалле и последующая разводка внутренних межсоединений. При этом пользователь имеет возможность вручную корректировать результаты размещения и разводки. Процесс завершается генерированием bitstream - файла, который используется для конфигурирования ядра FPGA.

Весь процесс проектирования должен проходить через совместную разработку и аппаратной, и программной частей всего устройства в целом. Важной особенностью пакета System Designer является возможность программной симуляции и анализа взаимодействия аппаратных средств (ядра FPGA) и программного обеспечения (ядра AVR). Любые ошибки, выявленные в ходе программной симуляции, могут быть быстро исправлены, что значительно сокращает общее время разработки.

Рис. 7. Состав программного пакета System Designer

Посмотрим на пакет System Designer немного подробнее: какие части он содержит и какие выгоды дает разработчику. На рис. 7 показано, из каких частей состоит System Designer. В него включены две среды моделирования - среда моделирования программного кода AVR и среда моделирования аппаратуры, реализованной в массиве FPGA. Среда моделирования программного кода AVR, по сути, представляет собой отладчик AVR Studio. При этом разработчик получает все преимущества последнего, например, такие сервисные функции, как "пошаговое исполнение программы", "выполнение программы до точки останова", "вход в подпрограмму", "выполнение без входа в подпрограмму" и так далее. Среда моделирования FPGA представляет собой симулятор языкового описания аппаратуры. Atmel включил в состав System Designer симулятор ModelSim фирмы Model Technology (подразделение Mentor Grafics), получив при этом самые современные возможности моделирования аппаратуры.

Для анализа взаимодействия аппаратуры и программного кода необходимо соединить системы моделирования AVR и FPGA. Такая связь между обеими системами реализована в System Designer с помощью операционной среды совместной разработки и верификации. Эта операционная среда скрыта от пользователя, но позволяет двум средствам поддержки разработок - AVR Studio и ModelSim - взаимодействовать друг с другом. Например, если микроконтроллер записывает данные по одному из адресов FPGA в программном симуляторе, то в окне ModelSim сразу же виден результат этой записи. Или, например, если аппаратура FPGA активирует одну из линий прерывания микроконтроллера, то программный симулятор AVR Studio выполнит переход на подпрограмму обработки инициируемого прерывания.

Связав две среды моделирования вместе, Atmel обеспечил полное взаимодействие потоков программного моделирования на любом шаге в процессе проектирования для FPSLIC. Разработчик может наблюдать в деталях за взаимодействием аппаратной логики и программного кода. В результате получен чрезвычайно мощный инструмент, позволяющий значительно сократить время проектирования, отладки и выпуска готовой продукции на рынок. Дополнительным преимуществом является отсутствие необходимости применения внутрисхемного эмулятора реального времени.

Рис. 8. Состав программного пакета System Designer

System Designer представляет собой гибкий программный инструмент, обладающий средствами ввода проекта, его синтеза, автоматического размещения и трассировки, моделирования а также генерацией загрузочного bitstream-файла (см. рис. 8). Это производительный и мощный пакет с многооконной структурой, позволяющий разработчику свободно ориентироваться в различных частях проекта, быстро и удобно переключаться между различными программными средствами. Средства совместной разработки и верификации пакета System Designer поддерживают проектирование системы в целом. System Designer позволяет различным языкам описания аппаратуры (VHDL, Verilog) моделироваться совместно с микропроцессорным программным обеспечением (языки C, C++, Ассемблера) в единой программной среде. Это, в свою очередь, позволяет значительно (от 10 до 100 раз) сократить период времени между началом разработки и выходом готового изделия на рынок по сравнению с тем, что имеется в настоящий момент.

Перечислим ключевые особенности System Designer:

  • Полная доступность для просмотра на этапе проектирования как исходного текста, так и ассемблерного кода;

  • Полная доступность для просмотра массивов внутренней памяти и регистров FPSLIC;

  • Возможность поэтапной симуляции разрабатываемого проекта.

Поэтапная симуляция проекта заключается в следующем. Сначала на языке описания аппаратуры создается поведенческая модель разрабатываемого устройства. Производя симуляцию поведенческой модели, разработчик может отлаживать алгоритм функционирования всего устройства в целом. Затем, после этапа синтеза и размещения проекта, разработчик получает back-annotation файлы, содержащие языковое описание аппаратуры, реализованной в ядре FPGA. Эти файлы, совместно с циклически точной моделью микроконтроллера, используются для окончательной симуляции разрабатываемого устройства, размещенного в выбранном типе кристалла. Окончательная симуляция происходит не на уровне поведения, а на уровне аппаратуры. При этом возможна отладка каждого из блоков устройства в отдельности.

Рис. 9. Объем конфигурационной памяти для FPSLIC

Рассмотрим аспекты конфигурации FPSLIC. Программирование микросхем FPSLIC практически идентично конфигурированию стандартных микросхем FPGA при помощи последовательной конфигурационной памяти. Необходимый объем памяти для конфигурации определяется логической емкостью массива FPGA плюс размер блока SRAM, используемой в качестве памяти команд для ядра AVR плюс несколько дополнительных битов, требуемых для конфигурации (рис. 9). Так, AT94K10, самое маленькое устройство с 10К эквивалентными вентилями в блоке FPGA, требует для конфигурации 423 кбит, что перекрывает емкость конфигуратора AT17C512. Для AT94K20 потребуется уже 524 кбит, а для AT94K40 - 809 кбит, что в обоих случаях перекрывается конфигуратором емкостью 1Мбит (AT17C010). Фактически, приведенные выше требования к объему памяти конфигураторов можно снизить, используя при генерации bitstream-файла опцию сжатия.

Существует еще одна важная особенность, о которой здесь следует упомянуть. Размещение аппаратного блока интерфейса I2C в ядре AVR позволяет разработчику не только программировать конфигурационную память под управлением AVR (если это требуется), но также использовать свободные ячейки внутри конфигурационной памяти как дополнительную системную EEPROM. Оказывается очень удобным использование незадействованных битов в массиве конфигурационной памяти для хранения или модификации разнообразных энергонезависимых данных, увеличивая тем самым системные ресурсы

Итак, что же такое FPSLIC?

  • FPSLIC - это системное решение в пределах площади единого кремниевого кристалла, полностью программируемое самим пользователем. Преимущества - низкое энергопотребление, экономия площади печатной платы и повышенная надежность системы в целом.

  • FPSLIC - это объединение стандартной FPGA AT40K, выполненной по технологии SRAM, и высокоэффективного ядра AVR RISC, память программ которого также реализована по технологии SRAM. Логическая емкость FPGA может варьироваться от 10000 до 40000 эквивалентных вентилей, при этом сохраняется возможность иметь свободную распределенную оперативную память FreeRAM в FPGA.

  • FPSLIC - это новая возможность совместной верификации проекта на протяжении всего цикла разработки. Совместная верификация позволяет осуществлять проектирование аппаратной части, программного обеспечения и печатной платы проекта одновременно.

  • FPSLIC - это совместимые по выводам микросхемы с уже имеющимися семействами программируемой логики Atmel AT40K, Xilinx 4000, 5200 и Spartan, размещенных в однотипных корпусах..

  • FPSLIC - это возможность проводить модификации проектов в уже готовых конечных устройствах. Так как в основе внутренней структуры FPSLIC лежит ячейка SRAM, то они могут быть модифицированы путем удаленного доступа в "полевых условиях", через модем или даже через Интернет.

  • FPSLIC - это полная совместимость для уже существующих проектов на AVR и FPGA семейства AT40K. Любой программный код, любой аппаратный проект, однажды уже сделанный для микроконтроллера или FPGA, может быть непосредственно интегрирован в среду проекта на FPSLIC.

  • FPSLIC - это отсутствие необходимости в применении внутрисхемного эмулятора на этапе отладки проекта в целом благодаря возможности совместной верификации.

  • FPSLIC - стандартное семейство микросхем. Для потребителей продукции класса ASIC открывается путь дальнейшего понижения стоимости конечных изделий при полном сохранении возможности их последующей реконфигурации, модификации и даже переориентации без дополнительных капиталовложений и ограничений, связанных с минимальным необходимым количеством микросхем для заказа изделия класса ASIC. Минимальных требований к объему заказа для FPSLIC не существует.

В заключение подчеркнем, что микросхемы системного уровня интеграции - это качественно новый продукт. FPSLIC не следует рассматривать как только микроконтроллер с программируемой пользователем периферией. Это "не проходит" ни с функциональной (слишком ограниченное восприятие новых качественных возможностей), ни с экономической точек зрения (неоправданно высокая стоимость кристалла для микроконтроллера с богатой периферией). Если действительно необходимо иметь лишь микроконтроллер с развитыми периферийными возможностями, то вполне подойдет, например, кристалл ATmega103. Или можно применить дешевое процессорное ядро типа 80C31, 68HC05/11, 80С196 и т.п., добавив к нему специализированную микросхему программируемой пользователем памяти и периферии, выпускаемой фирмой WSI. Данное различие более чем существенно и его обязательно следует иметь в виду, чтобы выбрать наиболее подходящий кристалл для реализации конкретной задачи.

Вопросы и ответы

В прошлом выпуске мы начали знакомиться с FPSLIC - новым семейством СБИС класса SOC ("Система-На-Кристалле"), которое разработано корпорацией Atmel. Типовая микросхема FPSLIC содержит на площади одного кремниевого кристалла массив FPGA объемом до 40000 эквивалентных логических вентилей, скоростное процессорное ядро AVR RISC с производительностью свыше 30 MIPS, а также набор фиксированных периферийных узлов. Основными областями применения FPSLIC являются: портативная и носимая аппаратура, телекоммуникации, а также системы промышленного контроля и управления.

Реализация идеи SOC является сейчас одним из приоритетных направлений электроники. Многие крупные фирмы (Lucent Technologies, LSI Logic, Triscend и др.) предпринимают активные усилия именно в этом секторе. Так, например, фирма Triscend анонсировала во второй половине 1999 года новый интересный кристалл класса SOC - TL505. TL505 содержит стандартное ядро 8032, работающее на частоте 40 МГц (10 MIPS), 16кбайт SRAM, около 6500 логических вентилей ASIC, внутреннюю шину с пропускной способностью до 40 Мбайт/с и прочие узлы системного уровня. Но здесь пользователю предлагается заранее, до начала производства, выбрать необходимые ему дополнительные периферийные узлы из предлагаемого Triscend стандартного набора. Лишь после этого будет выпущен конечный кристалл SOC с фиксированной архитектурой, близкий по идеологии к СБИС класса ASIC.

Идея, задуманная и реализованная корпорацией Atmel, пока является наиболее удачной. За разработку FPSLIC руководители направлений SOC и FPGA - Мартин Мейсон и Джоел Розенберг - были удостоены приза США "За лучший проект 1999 года". Микросхемы FPSLIC хороши именно тем, что они позволяют динамически реконфигурировать весь (или часть) массива FPGA непосредственно во время работы системы. Можно, например, заранее заготовить несколько проектов, записать их во внешнюю энергонезависимую память, а затем перегружать в FPSLIC по мере необходимости. Пример - сотовый телефон, который автоматически, "на лету", подстраивается под стандарт той страны, в которую ввозится (W-CDMA, GSM1900/1800/900 или другой). Другим характерным примером являются персональные органайзеры (PDA), которые обычно работают в нескольких, заранее определенных режимах. Здесь один и тот же кристалл FPSLIC может обеспечить перьевой ввод данных с экрана, поддержку инфракрасного канала связи IRDA и все функции стандартного модема.

Основная масса публикаций о FPSLIC, появилась в западной периодической литературе по электронике в октябре 1999 года, когда было официально объявлено о выпуске микросхемы нового типа. В это же время корпорация Atmel проводила информационно-технический семинар, посвященный FPSLIC. После семинара участники задали целый ряд дополнительных вопросов по внутренней структуре и применению новых микросхем. Скорее всего, у читателей, познакомившихся с первой частью обзора по FPSLIC, тоже имеется ряд дополнительных вопросов. Именно поэтому вторая часть излагаемого материала по FPSLIC представлена в виде обобщенного диалога "вопрос - ответ". За основу взята дискуссия на семинаре Atmel.

Вопрос. Какие микросхемы FPSLIC семейства AT94K являются доступными в настоящее время?

Ответ. Первой появится микросхема AT94K40. Ориентировочное время выхода из производства - второй квартал 2000 года. Программное обеспечение планируется к выпуску немного раньше, чем сами кристаллы. Конкретных дат корпорация Atmel пока не называет.

Вопрос. Планируется ли свободное распространение программного обеспечения поддержки для FPSLIC так же, как это сделано для AVR Studio и AVRASM?

Ответ. Корпорация Аtmel не планирует распространять инструментальные средства программного обеспечения System Designer бесплатно. Исключением не являются и официальные дистрибьюторы. Вместе с тем, объявленная стоимость пакета System Designer является достаточно приемлемой для различных групп пользователей - от рядовых разработчиков до крупных производственных компаний. Atmel предлагает набор профессиональных средств разработки - синтезатор, симулятор HDL, операционную среду совместной разработки, AVR Studio, инструментальные средства для FPGA и утилиты для генерации файла bitstream - за $495 (годовая лицензия). То есть каждый год разработчик может приобретать новую версию программного пакета за $495. Альтернативой является приобретение полной версии за $2500 с последующим бесплатным ежегодным обновлением. Тем не менее, корпорация Atmel заинтересована в скорейшем продвижении на мировой рынок изделий FPSLIC. Для клиентов, которые предлагают реальные и интересные проекты, возможны специальные условия взаимодействия в смысле приобретения программного обеспечения.

Вопрос. Когда будут доступны для дистрибьюторов образцы микросхем FPSLIC семейства AT94K? Имеется ли какая-нибудь техническая документация?

Ответ. Образцы должны появиться на 2 -3 недели раньше начала выпуска серийной продукции, т.е. во втором квартале 2000 года. Так называемые "инженерные" образцы в России практически недоступны, хотя они действительно могут быть выпущены 1 - 2 месяца раньше. Официальную информацию (Summary Data Sheet, AT94K Data Sheet и FPSLIC Brochure) можно найти на сайте www.atmel.com/products (раздел FPSLIC) или на последних оригинальных CD Atmel (версии 11'99 и 02'2000), которые распространяются в России через официальных дистрибьюторов.

Вопрос. Какие синтезаторы будут использоваться в инструментальных средствах поддержки разработок для FPSLIC семейства AT94K?

Ответ. В качестве базового инструмента синтеза будет использоваться Exemplar, причем данный синтезатор был оптимизирован для работы с FPGA семейства AT40K. Программный пакет Exemplar, симулятор Model Sim и средства совместной верификации будут поставляться как стандартная часть System Designer. Однако фактический выбор действительно оптимального инструмента синтеза определяется конечной задачей, диктуется проектом. Поэтому будет обеспечена возможность реального использования других синтезаторов - Everest, Synplicity и Synopsys.

Вопрос. Может ли блок памяти программ AVR - ядра в FPSLIC модифицироваться "на лету", если он выполнен как статическая память SRAM?

Ответ. Да, программный код AVR может изменяться "на лету". Очевидно, что такая возможность модификации кода представляет интерес для некоторых задач. Но в большинстве случаев разработчики защищают память программ микроконтроллерного ядра от перезаписи. Так что в общем виде ответ - "да", но в каждом конкретном случае разработчик должен подходить к этому очень тщательно, чтобы не нарушить работу всей системы в целом.

Вопрос. В каких типах корпусов предполагается выпускать микросхемы FPSLIC?

Ответ. Общая политика корпорации Atmel - использовать для микросхем FPSLIC такие же типы корпусов, как и для стандартных микросхем FPGA, что обеспечит их повыводную совместимость. На текущий момент объявлены следующие типы корпусов - PLCC84, TQFP144, TQPF208 и BGA352.

Вопрос. Будет ли доступен AT94K10?

Ответ. Да, самый младший представитель нового семейства - AT94K10 - будет доступен; ориентировочное время выхода на рынок - вторая половина 2000 года. По технологическим причинам первыми создаются более сложные изделия (AT94K40), а затем выпускаются младшие версии. Все микросхемы FPSLIC в пределах одного семейства будут повыводно совместимы друг с другом, так что впоследствии не составит труда перенести уже работающий проект на младший (а, следовательно, и более дешевый) кристалл. В перспективе Atmel планирует выпускать микросхемы tinyFPSLIC с массивом FPGA не более 5000 эквивалентных логических вентилей в корпусе PLCC44.

Вопрос. Будет ли AT94K40 с ядром FPGA на 3,3 Вольт работать с элементами ввода/вывода, рассчитанными на рабочее напряжение 5 Вольт?

Ответ. Да. Как и новые 3,3В FPGA серии AL, микросхемы FPSLIC будут работать с 5В линиями ввода/вывода .

Вопрос. Планируется ли разместить на кристалле FPSLIC внутренний стабилизатор напряжения с 5В на 3,3В для того, чтобы новые микросхемы с ядром FPGA на 3,3В могли без проблем вставляться в панельки, рассчитанные на 5В - устройства?

Ответ. Нет. И микросхемы FPGA серии AL, и мокросхемы FPSLIC должны питаться от источника напряжения 3,3 Вольт. Никакого понижающего внутреннего стабилизатора не имеется. Тем не менее, микросхемы будут способны работать с логическими сигналами уровня 5В.

Вопрос. Какое AVR - ядро используется в FPSLIC?

Ответ. Mega161, версия кристалла 2,50. Это самая последняя модификация, разработанная в исследовательском центре Atmel в Норвегии, которая содержит незначительные модификации периферийных устройств.

Вопрос. Аппаратный умножитель будет таким же, как и для стандартного изделия AVR ATmega161? Каков размер этого умножителя?

Ответ. Функционально аппаратный умножитель такой же, но производительность его будет намного выше, так как технология SRAM позволит ядру AVR работать на гораздо более высоких тактовых частотах. Это будет 8x8 умножитель, дающий 16-разрядный результат.

Вопрос. Если основная область применения FPSLIC определяется фирмой Atmel как носимые приложения, то почему на одном кристалле вместе с AVR и FPGA не была интегрирована и конфигурационная память?

Ответ. Основная причина, по которой в настоящий момент на кристалл FPSLIC не была помещена конфигурационная память - технологические ограничения. Потребовалось бы применить и технологию SRAM, и технологию энергонезависимой памяти. Это фактически сделало бы кристалл FPSLIC намного больше по площади и, следовательно, значительно замедлило бы его работу. А главной целью при проектировании FPSLIC было достижение максимальной скорости работы AVR и высокой производительности системы на кристалле. В дальнейшем такое технологическое решение возможно, и скорее всего микросхемы FPSLIC, выпускаемые в корпусах типа BGA, будут содержать конфигуратор.

Вопрос. Будет ли внутренний RC - генератор использоваться для синхронизации FPGA?

Ответ. Для массива FPGA в FPSLIC используются два сигнала тактирования. Оба генерируются ядром AVR, причем выбор источника сигналов тактирования программируется. Это может быть системная частота AVR, выход одного из таймеров/счетчиков общего назначения или сторожевого таймера, выход системы реального времени. Основное тактирование AVR предполагает применение внешнего кварца или входного тактирующего сигнала. Системная частота AVR программируется. Кроме того, для работы системы реального времени может использоваться дополнительный "часовой" кварц 32768 Гц. Так что система синхронизации внутри устройства FPSLIC является достаточно гибкой, и вряд ли есть необходимость в использовании RC - генератора для тактирования.

Вопрос. Будут ли реализованы в FPSLIC различные стандартные IP - ядра, например CAN - интерфейс, АЦП и ЦАП, аналоговые узлы, контроллеры сетевых протоколов, модемы и т.п.?

Ответ. Потенциально да, если для этого будет обеспечен спрос на массовый тираж подобных изделий. Пока что стандартный IP AVR плюс периферийные устройства общего назначения и блок программируемой логики внутри FPSLIC позволяют реализовать различные IP на этой стандартизованной базе. Еще раз, если рынок потребует массового выпуска FPSLIC с встроенным CAN - контроллером, то Atmel немедленно приступит к серийному выпуску таких изделий. Но в настоящее время основные усилия сосредоточены на получении стандартных, универсальных кристаллов, а будущее покажет, какие производные FPSLIC действительно будут нужны. Скорее всего, первым появится семейство FPSLIC с микропроцессорным ядром ARM. Что же касается аналоговых или аналого/цифровых компонентов, то пока здесь есть определенные технологические проблемы, так как это связано с внедрением BiCMOS - технологии. Параллельно с этим Atmel будет уделять большое внимание созданию и развитию библиотеки стандартных IP в виде готовых макросов, которые затем могут размещаться на кристалле FPSLIC.

Вопрос. Имеется ли PCI - макрос, доступный для имплементации в FPGA?

Ответ. Да, уже имеется макрос для реализации контроллера шины PCI на 33 МГц. К сожалению, ядро PCI все еще нуждается в некоторой доработке, поэтому макрос будет, скорее всего, доступен одновременно с микросхемами серии AT94K.

Вопрос. Планируется ли использовать в микросхемах FPSLIC различные DSP - ядра вместо стандартных AVR и ARM?

Ответ. Не имеется никакой причины для негативного ответа. Любое ядро, которое технологически доступно Atmel, может быть реализовано на кристалле FPSLIC. Все определяется спросом, который формируется рынком конечных приложений.

Вопрос. Можно ли разрабатывать проекты для FPSLIC раздельно в смысле программных и аппаратных средств поддержки? Может ли разработчик в одиночку довести до конца проект на FPSLIC?

Ответ. Проект на FPSLIC действительно может быть разработан раздельно специалистами по аппаратной и программной части, а отдельные компоненты могут быть затем соединены на конечной стадии проекта в целом. Однако, имея возможность совместной верификации проекта в целом, конечно же следует контролировать весь процесс разработки проекта одному специалисту - системотехнику.

Вопрос. Может ли набор разработчика для FPGA (STK40) использоваться как недорогой набор инструментальных средств для экспериментов и с FPGA, и с FPSLIC?

Ответ. В основном, да. STK40 - идеальная платформа для начальной работы с FPGA и, в конечном счете, для микросхем FPSLIC. Однако, чтобы полноценно использовать STK40 с FPSLIC, необходима дополнительная переходная плата. Но в любом случае STK40 с дочерней платой, скорее всего, действительно будет наиболее дешевым вариантом для начала работы с FPSLIC.

Вопрос. Почему не планируется выпуск аппаратного внутрисхемного эмулятора для FPSLIC?

Ответ. Анализ проблем, возникавших в ходе совместной разработки аппаратной и программной частей различных проектов показал, что многие производители, особенно крупные OEM-компании, успешно использовали программные средства совместной разработки и верификации проектов без применения аппаратной внутрисхемной эмуляции. Основываясь на этих выводах, Atmel сосредоточил усилия на том, чтобы пока обойтись без дорогих и сложных внутрисхемных эмуляторов для семейства FPSLIC. Несомненно, существует множество проблем, которые никогда не решить так же быстро и эффективно, как с применением аппаратного эмулятора. Не подлежит сомнению и тот факт, что никогда не удается предусмотреть все потенциальные ошибки в проектах. Поэтому если когда-нибудь возникнет обоснованная потребность в аппаратных средствах поддержки разработок на основе FPSLIC, Atmel разработает и выпустит в свет полноценный аппаратный внутрисхемный эмулятор реального времени.

Вопрос. Планирует ли Atmel планомерный выпуск и публикацию разнообразных материалов для поддержки FPSLIC? Будут ли издаваться типовые примеры реализации конечных устройств типа Application Notes, ответы на наиболее часто задаваемые вопросы FAQ и так далее?

Ответ. Прежде всего это зависит от даты, когда будут доступны реальные микросхемы FPSLIC. Пока что можно использовать уже имеющиеся материалы для AVR и FPGA семейства AT40K, так как микросхемы семейства AT94K будут повыводно совместимы с микросхемами AT40K. В любом случае Atmel прекрасно понимает, что необходимо сформировать целую инфраструктуру прикладных приложений для многочисленных IP. Это является важной задачей, и Atmel будет постоянно работать над этим.

Завершить обзор по микросхемам FPSLIC хотелось бы следующим образом. Корпорация Atmel умеет разрабатывать и производить как сложные IP - микросхемы, так и микросхемы программируемой логики. Появление FPSLIC позволит фирме занять существующую нишу на рынке между сегментами микроконтроллеров и FPGA. Рынок требует небольших объемов программируемой логики в сочетании с фиксированным и сложным микропроцессорным ядром. Применение же для построения IP - узла стандартных макрофункций и библиотек зачастую сводит "на нет" все преимущества FPGA. Реализация таким способом даже относительно простого ядра требует большого объема FPGA, а это прежде всего невыгодно экономически. Именно поэтому три фактора - энергопотребление, цена и производительность - вызвали появление монолитного универсального решения, сохраняющего всю гибкость и преимущества периферии на программируемой логике.

© 1999-2016 All Right Reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.
Контактная информация